微机原理与接口技术(楼顺天)-第6章2.pptVIP

* * 第六章 存储器设计 本教案内容 第6章 存储器设计 1.存储器分类及主要技术指标 2.常用存储器芯片介绍 3.扩展存储器设计 位扩展 字节扩展 字节和位扩展 存储器地址译码 扩展存储器接口电路设计 总线负载能力 6.3 扩展存储器设计 　　在微机系统中，存储器是按字节来构成 的，而所选择的存储器芯片的字长不足8位 时，用这样的存储器芯片构成系统所需的存储器子系统电路，就必须进行位扩展，即用几片存储器芯片并起来，以增加存储字长。 1．位扩展 6.3 扩展存储器设计 位扩展设计实例 请分析地址范围？ 6.3 扩展存储器设计 　　字节扩展是指增加存储器字节的数量（容量）。例如，用2片2k×8b的SRAM芯片6116，组成4k×8b的存储器，字节扩展设计如下图所示。 ２．字节扩展 6.3 扩展存储器设计 字节扩展设计实例 请分析地址范围？ 6.3 扩展存储器设计 　　字节和位扩展是字节扩展和位扩展的组合。 ３．字节和位扩展 6.3 扩展存储器设计 　　一个存储体通常由多个存储器芯片组成， CPU要实现对存储单元的访问，首选要选择存储器芯片，然后再从选中的芯片中依照地址码选择相应的存储单元读/写数据。 ４．存储器地址译码 6.3 扩展存储器设计 　　通常，芯片内部存储单元的地址由CPU输出的n(n由片内存储容量2n决定)条低位地址线完成选择，即CPU输出的低位地址码用作片内寻址，来选择片内具体的存储单元；而芯片的片选信号则是通过CPU的高位地址线译码得到，作片外寻址，以选择该芯片的所有存储单元在整个存储地址空间中的具体位置。 ４．存储器地址译码 6.3 扩展存储器设计 　　存储器地址译码方法通常有三种： ４．存储器地址译码 ⑴　全地址译码方式。 ⑵　部分地址译码方式。 ⑶　线选译码方式。 6.3 扩展存储器设计 ４．存储器地址译码 ⑴　全地址译码方式 除直接与存储器芯片相连的地址线外，所有剩余的 高位地址线都被连接到地址译码器，参加地址译码，其 译码输出作为存储器芯片的片选信号。 优点：每一个存储单元只对应内存空间的一个地址， 即抵制无重叠。 缺点：译码电路复杂，费硬件。 6.3 扩展存储器设计 例6．1 在8088 CPU工作在最大方式组成的微机应用 系统中，扩充设计8kB的SRAM电路，SRAM芯片用 Intel 6264。若分配给该SRAM的起始地址为62000H， 片选信号（CS1）为低电平有效。请用全地址译码方法设 计该SRAM存储器的片选信号形成电路。 6.3 扩展存储器设计 解：因为Intel 6264的片容量为8k×8b(8kB)，因此 只需要1片Intel 6264存储器芯片，即既不需要位扩 展，也不需要字节扩展。 　　由于Intel 6264片内地址线有13根，所以8088 CPU系统地址总线的低13位A12～A0直接与Intel 6264的片内地址引脚A12～A0相连接，作片内寻址， 来选择片内具体的存储单元。 6.3 扩展存储器设计 　　由于采用全地址译码，所以8088 CPU系统地址总 线的高7位A19～A13全部参加译码，其译码输出作为 存储器芯片的片选信号。当有效时，对应的存储器地址 范围为62000H～63FFFH连续的8kB存储区域。 　　根据以上设计原则设计的SRAM存储器的片选信号 （CS1）形成电路如下图所示。 6.3 扩展存储器设计 全地址译码方法设计的SRAM存储器的片选信号形成电路 6.3 扩展存储器设计 ４．存储器地址译码 （2）部分地址译码方式 部分地址译码方式也称为局部地址译码方式。 其方法是某些高位地址线被省略而不参加地址译 码。简化了地址译码电路，但地址空间有重叠。 优点：简化了地址译码电路，省硬件。 缺点：地址空间有重叠，浪费了地址空间。 6.3 扩展存储器设计 例6.2 在8088CPU工作在最小方式组成的微机 应用系统中，扩充设计8kB的SRAM电路，SRAM芯 片用Intel 6264。若分配给该SRAM的地址范围 00000H～0FFFFH，片选信号（CS1）为低电平有 效。请用部分地址译码方法设计该SRAM存储器的片 选信号形成电路。 6.3 扩展存储器设计 解：因为Intel 6264的片容量为8k×8b(8kB)， 因此只需要1片Intel 6264存储器芯片。而题目给出的 地址范围为00000H～0FFFFH，共64kB，说明有8个 地址重叠区，即采用部分地址译码时，有3条高位地址 线（A15、A14和A13）不参加译码。 由于8088CPU工作在最小方式，所以，IO/M =0 要参加译码。片选信号形成电路如下图所示。