第章EDA技术及其应用概述.ppt

  1. 1、本文档共36页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* EDA技术及其应用 信息工程系 魏增辉 EDA技术及其应用 第1章 概 述 1.1 EDA技术 EDA (Electronic Design Automation) EDA技术就是依赖功能强大的计算机,在EDA工具软件 平台上,对以硬件描述语言HDL (Hardware Description Language)为系统逻辑描述手段完成的设计文件,自动地完 成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和 仿真测试,直至实现既定的电子线路系统功能。 EDA技术为现代电子理论和设计的表达与实现提供了可能性。 1.1 EDA技术 EDA技术发展阶段 ▲在FPGA上实现DSP应用 20世纪70年代 20世纪80年代 20世纪90年代 21世纪后 MOS工艺已得到广泛的应用 集成电路设计进入了CMOS(互补场效应管)时代 EDA技术推向成熟和实用 ▲在一片FPGA中实现一个完备的嵌入式系统 ▲ EDA软件不断推出 ▲ EDA使得电子领域各学科的界限更加模糊,更加互为包容 ▲基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统及复杂IP核模块 ▲软硬IP(Intellectual Property)核广泛应用 ▲ SoC高效低成本设计技术的成熟 ▲系统级、行为验证级硬件描述语言的出现,使复杂电子系统的设计和验证趋于简单 1.2 EDA技术应用对象 ASIC的设计和实现 实现目标 全定制或半定制ASIC FPGA/CPLD(或称可编程ASIC)开发应用 1. 大规模可编程逻辑器件 2. 半定制或全定制ASIC 标准单元ASIC 全定制芯片 门阵列ASIC 3. 混合ASIC 1.3 VHDL VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog 、SystemC等 HDL VHDL--VHSIC(Very High Speed Integrated Circuit)Hardware Description Language VHDL语言具有很强的电路描述和建模能力,能从多个层次对数字系统 进行建模和描述,从而大大简化了硬件设计任务,提高了设计效率和可靠 性。 VHDL具有与具体硬件电路无关和与设计平台无关的特性,并且具有良 好的电路行为描述和系统描述的能力,并在语言易读性和层次化结构化设 计方面,表现了强大的生命力和应用潜力。 手工设计方法 ●复杂电路的设计、调试十分困 难; ●无法进行硬件系统仿真,若某 一过程存在错误,查找和修改十 分不便; ●设计过程中产生大量文档,不 易管理; ●对于IC设计而言,设计实现过 程与具体生产工艺直接相关,因 此可移植性差; ●只有在设计出样机或生产出芯 片后才能进行实测; 1.4 EDA的优势 EDA技术 ●计算机模拟验证,缩短设计周期 ; ●各类库的支持 ; ●极大地简化设计文档的管理 ; ●最具现代电子设计技术特征的功能是 日益强大的逻辑设计仿真测试技术 ; ●设计者拥有完全的自主权,再无受制 于人之虞 ; ●良好的可移植与可测试性,为系统开 发提供了可靠的保证 ; ●能将所有设计环节纳入统一的自顶向 下的设计方案中 ; ●系统板设计结束后仍可利用计算机对 硬件系统进行完整的测试。 1.5 面向FPGA的EDA开发流程 1.5.1 设计输入 图1-1 FPGA的EDA开发流程 1.5 面向FPGA的EDA开发流程 1.5.1 设计输入 1. 图形输入 状态图输入 波形图输入 原理图输入 2. 硬件描述语言文本输入 将使用了某种硬件描述语言(HDL)的电路设计文本,如 VHDL或Verilog的源程序,进行编辑输入。 1.5 面向FPGA的EDA开发流程 1.5.2 综合 将用行为和功能层次表达的电子系统转换为低层次的便于具 体实现的模块组合装配而成的过程。 自然语言综合 行为综合 逻辑综合 版图综合 结构综合 自然语言表述 算法表述 RTL级表述 逻辑门表述 VHDL语言算法表述 寄存器传输级表述 逻辑门(触发器)表述 版图表述(ASIC设计) FPGA的配置网表文件 1.5 面向FPGA的EDA开发流程 1.5.3 适配(布线布局) 适配器也称结构综合器,它的功能是将由综合器产生的网表文件配置 于指定的目标器件中,使之产生最终的下载文件,如JEDEC、Jam格式的 文件。适配所选定的目标器件必须属于原综合器指定的目标器件系列。 1.5.4 仿真 在编程下载前必须利用EDA工具对适配生成的结果进行模拟测试 仿真

文档评论(0)

docinpfd + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:5212202040000002

1亿VIP精品文档

相关文档