嵌入式系统设计 教学课件 作者 李秀娟 第3章2003.pptVIP

* * 3.4.2 Flash接口电路设计 常用的Flash存储器一般为8位或16位数据宽度，采用3.3V的编程电压。 本系统中的NAND Flash存储器选用SAMSUNG公司的K9F1208，存储容量为64MB。 K9F1208的ALE和CLE引脚分别接至S3C2410X芯片的ALE和CLE引脚，WE、CE、RE引脚分别接至S3C2410X芯片的nFWE、nFCE和nFRE引脚，8位I/O[0:7]引脚分别接至S3C2410X芯片的低8位数据总线[DATA0:DATA7]。 * * 3.4.3 SDRAM接口电路设计 SDRAM工作时所需要的信号包括时钟信号使能（SCKE）、时钟信号（SCLK）、地址使能（SRAS）、列地址使能（SCAS）、BANK地址激活信号、片选（SCS）和读写（WE）信号等。本系统中选用两片单片数据宽度为16位、单片容量为32MB的K4S641632并联构成32位64MB的SDRAM存储器系统。K4S641632与S3C2410X芯片连接时，SDRAM只能在BANK6与BANK7中接入，因此S3C2410X需要使用nGCS6或nGCS7片选信号进行控制。 * * 3.5 JTAG调试接口设计 JTAG是Joint Test Action Group（联合测试行为组织）的首字母简写，是一种国际标准测试协议。JTAG于1990 年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准，主要用于芯片内部的边界扫描测试及对可编程芯片的系统在线编程、仿真与调试，还可以实现对嵌入式外围设备的读写等。S3C2410X处理器内部已经提供了对JTAG的支持。通过JTAG接口，可实现对芯片内部进行测试，因而是开发调试嵌入式系统的一种简洁高效的手段。 * * JTAG主要相关引脚的定义为：TCK为测试时钟输入；TMS为测试模式选择，用来设置JTAG接口处于某种特定的测试模式；TDI为数据串行输入，测试数据通过TDI引脚按位输入JTAG接口；TDO为数据串行输出，测试数据通过TDO引脚从JTAG接口按位输出；nTRST为JTAG测试系统复位信号，可以用来对TAP Controller进行复位。 * * 3.6 博创UP-NETARM2410-S嵌入式平台简介 * * 本章小结 本章主要对比分析了ARM9系列与ARM7系列处理器特点，重点讲解了三星公司基于ARM920T内核的的S3C2410X微处理器及其体系结构、处理器的片上资源、芯片外围单元电路设计、存储器设计以及JTAG调试接口设计。同时为了应用方便，概要介绍了博创UP-NETARM2410-S嵌入式开发平台的硬件组成和功能。 * * 1. 嵌入式最小系统由哪些元件组成？ 2. 简述三星S3C2410处理器的特点。 3. 熟练掌握博创UP-NETARM2410-S嵌入式开发平台的使用。 思考与练习 * * * 河南工业大学 河南工业大学 * * 第3章 基于ARM9处理器的硬件开发平台 工欲善其事，必先利其器。 * 本章内容 3.1 ARM9微处理器 1 3.2 三星S3C2410处理器概述 2 3.3 S3C2410处理器单元电路设计 3 3.4 存储器设计 4 3.5 JTAG调试接口设计 5 3.6 博创UP-NETARM2410-S嵌入式平台简介 6 1 2 3 4 5 6 * * * 简介 本章主要介绍基于ARM9处理器的硬件开发平台。为便于读者对比理解，首先将ARM9处理器与工业控制领域常见的ARM7处理器进行了比较，接下来对基于ARM920T内核的32位RISC处理器三星S3C2410X进行了概要介绍。详细分析了S3C2410X处理器的单元电路设计、存储器设计以及JTAG调试接口设计，概述了博创UP-NETARM2410-S嵌入式开发平台的硬件组成和功能，最后在“通过JTAG烧写FLASH”的项目训练对UP-NETARM2410-S嵌入式开发平台有了更加深入地认识。 * * 3.1 ARM9微处理器 ARM7系列处理器属于ARM家族的低端处理器，但为众多关注低成本和低功耗的消费类嵌入式设备应用提供了大量支持。 3.1.1 ARM9与ARM7处理器的比较 ARM7系列 * * ARM7系列处理器采用ARMV4T版本的结构，具有小型、快速和低能耗等特性。其体系结构一般具有三级流水线，时钟速度一般为20MHz~133 MHz，平均功耗每MHz仅为0.6mW，每条指令平均执行1.9个时钟周期，处理速度为0.9MIPS/MHz。 * * 目前市场上使用较多的ARM7处理器芯片包括：Samsung公司的S3C44B0X与S