高速DDR总线的布线研究与设计.pdfVIP

下载本文档

13
0
约8.68千字
约 3页
2017-08-19 发布于湖北
举报
版权申诉

高速DDR总线的布线研究与设计.pdf

1、本文档共3页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

◇高教论述◇ 科技目向导 2011年第08期高速DDR总线的布线研究与设计朱桂霞1尹飞2 【1．武汉理工大学自动化学院湖北武汉430070；2．江西理工大学理学院江西赣州341000) 【摘要】本文介绍嵌入式产品中DDR总线的基本结构，针对总线结构和高速信号走线的完整性信号要求，演绎出符合这种基本要求妁各信号的延迟差保持在一个范围内，保证系统在一个周期内读取的数据有效性。按照此通用规则对高速DDR布线，布线结果符合部分高速要求的情况．【关键词】DDR总线：高速PCB；反射；串扰 DDRBusResearchand Routinghi曲_speed De菇扣 ZHUGIIi—xialM嗍 Fei2 Wuban (1．InstituteofAutomation,Wuhanof Hubei 430070； UniversityTechnology of of Ganzhou scienceand Jiangxi 341000) 2．Collegescience,JiangxiUniversity technology so isthebasicstructure ofDDRbusthat oftheembedded．The of rulesistomeet 【Abstract]h introuduced isone interpretation product general and it with whichisdedicated PCB combinesAllegrol5．2 high—spf!|ed design，and high-speedsignalroutingsignalintegrityrequiremenLs．TIlen OVCICOIrIleSthedestnIrlionofthemainfactorsof theuseofserentine remalna ina reflection．crosstalkand．吣on．ThrouSh line，allsignals delayrange， and theeffectivedataof ina tOthis rulefor DDR resultsmeetthe guarantee systemcycle．According hiSh叫}pcedcabling,wiring requirements general ofsome situations． hish-speed 【Keywords]DDRBus；Hi曲一SpeedPCB；Reflecfion；Crusstalk 0．引言