视频字符叠加技术的发展及四种实现方案.docVIP

视频字符叠加技术的发展及四种实现方案 类别：单片机/DSP ? 阅读：1325 ? 作者：南京理工大学电子工程技术研究中心（２１００９４） 孙泓波 顾 红 苏为民 来源：《电子技术应用》 视频字符及时间叠加器是在视频信号中混入字符或时间信号，从而在屏幕的特定位置上与图像信号同时进行显示的设备。这项技术是应用电视技术中的一个重要领域，在应用电视系统中发挥着重要的作用。从视频字符及时间叠加器的工作方式及本身电路的构成来看，已经历了三个不同的发展阶段[１][２]。 第一阶段是“图解显示控制”即ＧＤＣ阶段。它是利用中小规模数字集成电路来实现各部分所要求的严格的时序关系，并将形成的字符信号与视频信号在预定的时间关系上混合并显示在屏幕上。在这种方式中，字符的产生有两种办法： ·专用字符发生器：它是一种专用的ＲＯＭ，常用的有ＭＫ３６０００、ＭＣＭ６６７０Ｐ、８６７８、ＭＮ１２１７Ａ等。它们将字符或数字以点阵的方式存入存储器中，在外加恰当地址后便能输出相应的数据信号。这种方式中一旦选定了某种器件，所显示的字符也就确定了，缺乏灵活性，且不能显示图形，通常称此为“文本方式”。 ·“图形方式”：在这种方式中，是用ＥＰＲＯＭ来存储字符或图形的点阵数据，其点阵形式由设计者自己决定，具有更大的灵活性。 第二阶段是用ＣＲＴ控制器这类专用集成电路的阶段。常用的有８３５０、８２７５、ＭＣ６８４５等。它将“图解显示控制方式”中的中小规模集成器件构成的电路集成化。字符（或图形）等以点阵方式存储在外围的ＲＯＭ或ＲＡＭ中。它使电路大为简化，因而使用较为方便。 第三阶段是单片“屏幕显示”器件阶段：因为在与电视有关的产品上，并不需要显示很多的字符或图形，因此将以上ＣＲＴ控制器中的外部存储器与其集成在一起而形成所谓单片屏幕显示器件。这类器件主要是为家用电视这类产品而设计的，并得到了广泛的应用。 考虑到实际使用中用户所需的功能和指标的多样性，我们先后开发了四种典型的实现方案，每种方案各有特点。本文将其分别作简要介绍，以供大家参考。 １ 通用中小规模集成电路实现方案 本方案属上面的“图解显示控制”型，全部采用逻辑门、计数器、移位寄存器等通用中小规模集成电路实现单路视频字符及时间叠加。其基本工作原理如下：ＣＰＵ从ＲＯＭ字库中取出要显示字符的点阵数据，根据所设定的在屏幕上的显示位置，送到显示ＲＡＭ的对应位置中去；然后由计数电路对显示ＲＡＭ进行扫描，将字符点阵信号并行读出；最后经过并串变换电路转化为串行码输出；再与视频图象信号叠加后送监视器屏幕显示。限于篇幅，这里对整体电路结构不作过多描述，只对其中我们设计中的几点考虑作一介绍。 一是视频同步信号提取电路。现在市场上已有不少可实现行、场同步信号分离的专用集成电路，如ＬＭ１８８１等，但成本较高。我们使用分立模拟元件设计了该电路，性能十分稳定可靠，同时大大降低了成本。原理图如图１所示。 关于字符点阵数据在显示ＲＡＭ中的存放，一般的作法是一种称之为“屏幕存储映像”的方式，其特点是屏幕上每一个象素点都与一位ＲＡＭ存储单元对应，要对屏幕上字符的显示进行编辑十分简单。但这种方式占用ＲＡＭ单元较多，需要大容量ＲＡＭ。我们考虑到一般情况下要在屏幕上显示的字符较少（大多为一行标题、一行时间），屏幕上的大部分地方都是空白的。所以我们只在显示ＲＡＭ中生成屏幕上两行字符的映像，字符在屏幕上显示的行位置取决于其在ＲＡＭ区的存储位置，而列位置则由单片机单独发出控制脉冲来控制，这样就大大节省了显示ＲＡＭ的存储单元。我们称之为“行存储映像”。以上两点可供大家借鉴。 ２ 基于ＦＰＧＡ的多路实现方案 上面介绍的方案要实现单路字符叠加需用中小规模集成电路十余片，显然要实现多路显示过于复杂，可靠性差。现在随着大规模可编程逻辑器件的普及，其价格也在不断降低。我们就有可能在共用一片ＣＰＵ、字库ＲＯＭ和实时时钟的前提下，利用ＦＰＧＡ集成若干路独立的显示ＲＡＭ计数扫描电路，实现多路时间字符叠加。 多路显示中要求每一路有独立的显示ＲＡＭ区，最简单的办法是设置多片ＲＡＭ，但是这样大大增加了电路的复杂性，成本也比较高。我们也可以采用一片大容量的ＲＡＭ，在其中分别划出四个区域作为四个屏幕的显示ＲＡＭ。但一片ＲＡＭ不可能同时输出四路的字符点阵数据，也就是说必须解决ＲＡＭ的时分复用问题，才能做到多路的同时显示。这里简要介绍一下我们的实现方案（以四路为例）。设字符数据串行输出移位时钟为５ＭＨｚ，则移位寄存器的置数时钟应为５ＭＨｚ的８分频，即６２５ｋＨｚ。要实现四路连续显示，就应以６２５ｋＨｚ的４倍频——２．５ＭＨｚ的频率分别从显示ＲＡＭ中的各个存储区域中取出字符点阵数据，经过锁存置入四个输出移位寄存器。这种方法必须使ＲＡＭ的地址具有各路计数扫描控制下的