数字电路 第十章 可编程逻辑器件.pptVIP

中职课件试题资源下载： * * 第十章 可编程逻辑器件 §１０.1 概述 §１０.2 可编程阵列逻辑(PAL) §１０.3 通用阵列逻辑(GAL) §１０.4 CPLD 复杂可编程器件 §１０.1 概述 每个器件的逻辑规模小，功耗相对比 较大，用其构成的系统布线复杂，占 用PCB ( Printed Circuit Board) 板面积大。 按逻辑功能数字电路可分为: 1. 通用型: TTL74系列、CMOS4000系列等 2。专用型：为专门限定的产品或应用设计 的产品 ASIC-----Application Specific integrated Circuit 专用型比通用型用量少，因而设计成本与 制造成本都高， ASIC 全定制 半定制 PLD 用户不可改 硬件的软化设计 HCPLD 3。CPLD--complex 4。FPGA--Field Gate 2. GAL--Generic 1.PAL--Array logic EPLD 硬件的软化设计 一个器件的逻辑功能可以通过编程来 配置. ISP--In System programmer技术 这种技术指的是:只要把器件插入系统内部的 电路板上,就能对其进行编程或再编程,从而使 电子系统具有极强的灵活性和适用性. 这类器件是用E2PROM 或FLASH MEMORY 存储编程信息的. ICR ---In Circuit Reconfigurability 这类器件利用SRAM存储信息,不需要在编 程器上编程,可直接在PCB上对器件编程. 通常编程信息存于外附加的EPROM,E2PROM 或软硬盘上,在系统工作之前,先将存于器件外 的编程信息输入到器件内的SRAM里,然后器件 才开始工作. 可编程器件的构成： 逻辑单元阵列 门 反相器、触 发器、宏单元 可编程局部 互联资源 联线资源 I/O 单元 此阵列可编程 为所需得逻辑功能组合 此为可编程的 开关阵列 PLD中逻辑器件的符号: 1.互补缓冲器 A A A 2.固定连接 3.编程连接 4.被擦除 5.与逻辑 Z=ACE A B C D E Z=A+C+E A B C D E 6.或逻辑 ? §１０.2 可编程阵列逻辑（PAL） 可编程与阵列、固定的或阵列和输出反馈 单元构成。沿用了prom中的熔丝式双极型 工艺。它又分为： 1。基本与或阵列型 PAL 2。可编程输入/输出型 2〕输入输出端的数目可根据实际需要来配 置即提供双相输入/输出功能. 适于用来设计编码、译码器、数据选择器。也 可用来做串行数据移位。 它具有三态输出缓冲器和反馈缓冲器。因而 1〕可构成简单的触发器 PAL 3。带反馈的寄存型结构 在可编程输入/输出型的基础上加了一个 D触发器以及共用时钟和共用输出使能端 因此，它具有记忆功能 可构成计数器、移位寄存器等同步是序逻辑 PAL 4。带异或的寄存器型结构 8个乘积项分两组相或，然后作异或运算 在带反馈的寄存型结构基础上，将其内部 可使一些时序电路设计得到简化 PAL 5。算术选通反馈型结构 在带异或的寄存器型结构基础上，将输入 信号B与反馈信号A经算术选通后，再加到 与阵列的输入端。 用于实现加、减、大于、小于等算术运算 PAL ? ? ? ? A B 1 A+B A A B A B 0 A B 算术选通 6.异步可编程寄存器输出型结构 器件内部的D触发器的CP端、S端与R端 均由专用乘积项单独编程控制。而D端的电平 由极性控制输入决定。 适合于设计复杂异步时序逻辑电路 PAL 极性控制－－用异或门来实现 ? 1 ? 1 ＝1 ＝1 0 1 1 1 1 0 输出高电平有效 输出低电平有效 异或门 或门 §１０.３ 通用阵列逻辑（GAL） GAL PAL型GAL ISP型GAL FPLA型GAL FPAL－Field Programmable Logic Array PAL型GAL PAL +OLMC+ILMC+BLMC = GAL Output logic Macro cell 输出逻辑宏 Bury logic Macro Cell 隐埋逻辑宏 此逻辑单元不与I/O引出端相联 宏单元输出结构 在器件的输出与反馈通路中增加了多 路选择器，大大增强了输出和反馈的 灵活性 GAL §１０.４ CPLD 复杂可编程器件 CPLD 由GAL发展而来,其主体仍 是与阵列和逻辑宏结构 分区阵列结构 从内部结构来看,可分两大类: 总结：从电路原理图可得知: PAL----输出结构固定,只能一次编程 GAL ---- 增加了输出宏,使编程更灵活 与阵列可编程 或阵列固定 与阵列可编程