《微机原理与应用》第2章微机体系结构.pptVIP

例如：00002H”字节”单元存放有一个数据34H 表达为 [00002H] = 34H 00002H“字”单元的内容为： 1234H 表达为 [00002H] = 1234H 00002H “双字”单元的内容为 表达为 [00002H] = 图示 2.3.2 存储器的分段管理 8086系统将的1MB空间分成多个逻辑段（Segment） 每个逻辑段的容量≤64KB 8086系统中，把16字节的存储空间称作一节（Paragraph） 要求各逻辑段从节的整数边界开始，即段首地址的最低4位地址码总是为0000B。 物理地址与逻辑地址 物理地址 识别任一存储单元唯一的20位地址。 段基址 段首地址的高16位地址码 ，它存放于相应的段寄存器中 偏移地址 内存单元相对于段首址的偏移量，它是16位无符号数 “段地址”、“偏移地址”也称作逻辑地址 段地址说明逻辑段在主存中的起始位置 偏移地址说明主存单元距离段起始位置的偏移量 “段地址”、“偏移地址”也称作逻辑地址 段基地址 : 段内偏移地址 分段后在用户编程时，采用逻辑地址，形式为 分隔符 物理地址 14700H 逻辑地址 1460H:100H 物理地址的形成 物理地址 = 段基址×16＋偏移地址 将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址 逻辑地址 1460:100、1380:F00 物理地址 14700H 14700H 14600H ＋ 100H 14700H 13800H ＋ F00H 14700H 段地址左移4位 加上偏移地址 得到物理地址 例如： 段基址：偏移地址=1200H：0345H 物理地址=12345H 例如： 段基址：偏移地址=1220H：0145H 物理地址=12345H 一个存储单元只有一个物理地址，却可以有多个不同的逻辑地址； 不同的段地址表明它处在不同的逻辑段 段基址由段寄存器提供，偏移地址由操作数的寻址方式确定，它们的组合取决于操作类型和存储器的寻址方式。 系统对逻辑地址的来源有约定，在编程时不能违反这个约定。 说明 各逻辑段的功能 代码段用来存放程序的指令序列 代码段寄存器CS存放代码段的段地址 指令指针寄存器IP指示下条指令的偏移地址 处理器利用CS:IP取得下一条要执行的指令 堆栈段确定堆栈所在的主存区域 堆栈段寄存器SS存放堆栈段的段地址 堆栈指针寄存器SP指示堆栈栈顶的偏移地址 处理器利用SS:SP操作堆栈顶的数据 数据段存放运行程序所用的数据 数据段寄存器DS存放数据段的段地址 各种主存寻址方式（有效地址EA）得到存储器中操作数的偏移地址 处理器利用DS:EA存取数据段中的数据 附加段是附加的数据段，也保存数据 附加段寄存器ES存放附加段的段地址 各种主存寻址方式（有效地址EA）得到存储器中操作数的偏移地址 处理器利用ES:EA存取附加段中的数据 串操作指令将附加段作为其目的操作数的存放区域 程序的指令序列必须安排在代码段 程序使用的堆栈一定在堆栈段 程序中的数据默认是安排在数据段，也经常安排在附加段，尤其是串操作的目的区必须是附加段 数据的存放比较灵活，实际上可以存放在任何一种逻辑段中 演示 表2.4 逻辑地址的来源 操作类型 段基址 偏移地址 正常来源 其它来源 取指令 CS 无 IP 堆栈操作 SS 无 SP 存/取变量 DS CS、ES、SS 有效地址EA 取源串 DS CS、ES、SS SI 存/取目的串 ES 无 DI BP作基址寄存器 SS CS、ES、DS 有效地址EA 2.4 CPU的操作时序 8086CPU主要操作为： 系统复位和启动操作 暂停操作 总线操作 中断操作 最小模式下的总线保持 最大模式下的总线请求/允许 2.4.1 基本概念 时钟周期 CPU的时钟信号(CLK)周期。如8086-1的主频为10 MHz，一个时钟周期为100ns。 总线周期 BIU完成一次访问存储器所需的时间为一个总线周期。一个基本的总线由4个时钟周期组成，也称为4个状态，即T1、 T2、 T3和 T4状态。有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 指令周期 计算机完成对一条指令的读取并执行所需的时间。一个指令周期包含一个或多个总线周期。 空闲周期 如果在一个总线周期之后，不立即执行下一个总线周期，则系统处于空闲状态，此时执行空闲周期(Idle Cycle)，用Ti表示。 2.4.2 最小模式系统的总线操作 读总线操作 T1状态 M/IO有效，指示CPU从存储器或 I/O端口读。M/IO一直保持到T4状态。 20位地址信息从A19/S6～A16/S3（高4位）、AD15～AD0（低16位）送出。 BHE信