HYz7 系列NAND FlaSh 存储器的存取.pdfVIP

第二篇 综合应用 HY27系列NANDFlash存储器的存取 性能与标准接口 陈晓风 福建师范大学数学与许算机科学学院，福州，350007 摘 要 本文介绍HY27系列NANDF1asI、存储器的内部逻拜结构，外邵引脚W,里与功能，芯片各种读操 作、编程操作、捧除操作、写保护的命令时序和状态查询;提供了标准NANDFlash存储器与橄型计算机系统的 接 口逻拜 。 关.词 读模式，编程模式，存储块擦除，写保护，状态查询，Ha川c微控制器 1 引 言 韩国HYNIX半导体公司采用NAND技术r[11研发的HY27(U/S)S(08/16)561M系列Flash芯片i2]的存 储位密度是256MB，字长规格有32MX8和16MX16两种设计.芯片采用命令、地址和数据复合总线设计((I/ 07--1/00),数据线分为8位和16位两种规格，统一设计8条地址输人线。这种设计的优点是，不同存储容量 Flash芯片的外部引脚完全兼容 芯片采用单个3.3V(US型)或.18V(SSm)电源供电，芯片内部集成高电 压发生器，编程或者擦除操作，不需要外部连接高电压 芯片以存储页面为单位读取数据和编程.存储页面容量是512字节(256KW),数据顺序读出芯片的最短 时间是50n.页面编程时间为200-5001as。芯片以存储块为单位擦除，存储块容量是16KB(8KW)，块擦 除时间约为2--3ms。芯片提供WP输人引脚，对芯片进行写保护，禁止芯片被编程或者擦除 芯片提供编程备份操作。当被编程的存储页面由于存在缺陷而导致编程失败时，数据能自动编程到另外 一个存储页面上，不需要重新发送编程数据。 HY27(U/S)S(08/16)561M系31]1Flash存储器的有效编程或擦除操作周期是 10万次。数据保存期为 10年。 芯片封装采用48引脚TSOPI,48引脚WSOP7和63引脚BallFBUA三种封装工艺 Z 内部组成与外部引脚配置 HY27(U/S)S(08/16)561M 系列Flash存储芯片的内部逻辑模块组成如图1所示。 ALE、 E c . - W E - - E R . - 铆 /1015-/108 芯片内部逻辑徽块组成 2.1 外部引脚功能 HY27(U/S)S(08八6)561M系列 芯片引脚配里和说明如下 2005年全国单片机与嵌入式系统学术交流会论文集 1/015--1/08 16位字长芯片有效,8位芯片无此设计 1/07-1/00 地址与数据复合总线，分时切换输人N位地址。 CE 片选控制，输人低有效。 RE 读出控制.输人低有效. WE 编程控制，输人低有效 WP 写保护，输人低电平禁止编程和擦除 ALE 地址锁存控制，高有效。 CLE 命令锁存控制，高有效. RDY/BUSY 操作状态输出，漏极开路输出，需要外接上拉电阻。输出高电平表示操作完成，输出低电 平表示读/编程/擦除正在进行中。 VCC 工作电源,3.3V(US型)11.8V(SS型) VSS 芯片接地端. SE 内部备用区使能，输人低电平，可读取备用区数据 2.2 存储体逻辑结构 HY27(U/S)508561M系列是8位字长芯片，内部存储休划分为2048个存储块，块容量为16KB.每块由 32个存储页面组成，每个存储页面由主区(512字节)和备用区(16字节)组成。·主区又分为A,B两个区域，分 别存储256字节程序代码或数据 备用区一般用于存储纠错码、软件标志或