数字钟EDA与数字系统课程设计报告.docVIP

EDA与数字系统课程设计报告 姓名： 学号： 专业： 12电气工程及其自动化 班级： 12 电 气 1 班 报告完成时间 ： 2014 年 8 月 指导老师： 钟 维 年 电气工程与自动化学院 目 录 一、设计内容简介 …………………………………………………2 二、设计要求 ……………………………………………………2 三、方案论证 （整体电路设计原理） …………………………3 四、脉冲和计时电路………………………………………………5 4.1.脉冲，计时产生电路………………………………… … 5 五、外围子模块电路…………………………………………… 12 5.1 保持电路…………………………………………… 13 5.2 清零电路………………………………………………14 5.3校分电路……………………………………………… 15 5.4校时电路……………………………………………… 16 5.5 消抖电路……………………………………………… 16 5.6整点报时电路……………………………………… 16 5.7闹钟设定电路 …………………………………… …17 5.8 闹钟报时电路 ………………………………………23 5.9 闹钟关闭原理电路…………………………………24 5.10 电路总图 ………………………………………… 25 5.11 引脚配置总图 …………………………………… 25 六、实验中遇到问题及解决方法………………………………26 七、实验心得……………………………………………………26 设计内容 设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、 整点报时等功能。 我们设计的电路在具有基本功能的基础上，增加了下列功能：计时，整点报时、闹钟设置、调节等功能。 设计要求 2.0 基本要求 1、能进行正常的时、分、秒计时功能； 2、分别由六个数码管显示时分秒的计时； 3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）； 4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）； 5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）； 6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）； 2.1 提高部分要求 1、使时钟具有整点报时功能（当时钟计到59’53”时开始 报时，在59’53”, 59’55”,59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）； 2、闹钟电子表设定功能； 三、方案论证 本实验在实现实验基本功能的基础上，加入了整点报时、闹钟设置、及其调节功能。 图1为实验功能方框图： 数码管显示电路 脉冲产生电路 计 时 电 路 报时电路 清零电路 闹钟关闭电路 校时电路 闹钟保持电路 保持电路 清零电路 整点报时电路 图1实验方案图 数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为48MHZ，通过分频获得所需脉冲频率（1Hz,1KHz,2KHz）。为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产生分计数脉冲，分位也由模60计数器构成；为产生时位，用一个模24计数器对分位的进位脉冲进行计数。整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。 清零功能是通过控制计数器清零端的电平高低来实现的。只需使清零开关按下时各计数器的清零端均可靠接入有效电平（本实验中是低电平），而清零开关断开时各清零端均接入无效电平即可。 校分校时功能由防抖动开关、分频电路实现。其基本原理是通过逻辑门电路控制分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器提供；当按下校分校时开通时，既可以手动触发出发式开关给进位脉冲，也可以有恒定的1Hz脉冲提供恒定的进位信号，计数器在此脉冲驱动下可快速计数。为实现可靠调时，采用防抖动开关（由D触发器实现）克服开关接通或断开过程中产生的一串脉冲式振动。 保持功能是通过逻辑门控制秒计数器输入端的1Hz脉冲实现的。正常情况下，开关不影响脉冲输入即秒正常计数，当按下开关后，使脉冲无法进入计数端，从而实现计时保持功能。 整点报时功能可以通过组合逻