基于数电课设电子显示钟研究设计论文.docVIP

课 程 设 计 说 明 书 …………………………………………………………………1 2、设计目的………………………………………………………………….1 3、电路结构分析…………………………………………………………….2 3.1 数字钟的构成及总体框架图………………………………………3 3.2数字显示钟工作原理……………………………………………….3 3.2.1秒脉冲发生器的设计……………………………………………..4 3.2.2、60进制计数器…………………………………………………..5 3.2.3 、24进制计数器…………………………………………………6 3.2.4、译码驱动及显示单元…………………………………………….7 3.2.5 校时电路………………………………………………………...8 3.2.6、闹钟功能…………………………………………………………9 3.2.7上下午显示电路…………………………………………………..9 4、收获与总结…………………………………………………………….10 5、元器件清单……………………………………………………………..11 【摘要】数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，广泛用于家庭，车站，码头办公室灯公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度远远超过老式钟表。钟表的数字化给人们带来了极大的方便且大大扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。数字钟计时周期是24小时，因此必须设置24小时计数器，应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒，分，时由七段数码管显示。 为使数字钟走时与标准时间一致，校时电路时必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 能进行整点报时。从59分54开始，发出低音嘟的信号，最后要求最高音“嘀”的信号，此信号结束即达到正点。 能够对时间进行定时，可以起到闹钟的作用。 1、设计目的 1.1了解计时器主体电路的组成及工作原理； 1.2掌握采用异步时序电路设计方法实现课题要求； 1.3熟悉集成电路及有关电子元器件的使用。 2、设计要求 2.1时钟的“时”要求用两位显示;上、下午用发光管作为标志； 2.2时钟的“分”、“秒”要求各用两位显示； 2.3整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位； 2.4系统要有闹钟部分，声音要响5秒（可以是一声一声的响，也可以连续响）。 3、电路结构分析 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。 3.1 数字钟的构成及总体框架图 图2 电子钟原理图 3.2数字显示钟工作原理 3.2.1秒脉冲发生器的设计 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS161进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下： 图3 秒脉冲发生器 3.2.2、60进制计数器 60进制计数器由秒个位计数器74LS160(1)和秒十位计数器 74LS160(2) 组成。74LS160(1) 组成十进制计数 , 74LS160(2) 组成六进制计数。十进制计数用反馈清零法设计 , 用 74LS160( 四位十六进制 计数器 )来设计。六进制计数的反馈方法是当 CP 输入第六个脉冲时 , 输出状态“Q3Q2QlQ0=0110”, 用与门将Q2Ql 取出 , 送到计数器 CR 清零端 , 使计数器归零 , 从而实现六进制计数。十进制计数的反馈方法是当CP输入第十个脉冲时，输出状态“Q3Q2QlQ0=1010”,如