数据通路组成与故障分析.pptVIP

实 验 五 数据通路组成与故障分析 一、实验目的： 1.将运算器模块、寄存器模块与存储器模块 结合在一起工作； 2.进一步熟悉计算机的数据通路； 3.掌握数字逻辑电路和总线连接中故障的一般规律，以及排除故障的一般原则和方法； 二、实验设备 TDN-CM+计算机组成原理教学实验系统一台。 三、实验电路 1.实验电路 图7-1给出了数据通路实验电路图，它是将前面进行的运算器实验模块、寄存器模块和存储器实验模块三部分电路连接在一起形成的。由于RAM是三态门输出，因而可以将RAM的输出直接连接到运算器的数据总线BUS上。这样，写入RAM的地址和数据可以由实验台左下角的数据开关SW分时提供，而从RAM读出的数据可以送到运算器的暂存工作寄存器或通用寄存器保存。 ? 注意事项 1、所有导线使用前须测通断； 2、不允许带电接线； 3、“0”——亮 “1”——灭； ４、注意连接线的颜色、数据的高低位。 * * 四、故障类型 数字电路和总线连接中难免要出现这样或那样的故障。有了故障迅速加以诊断并排除，使线路正常运行，这是实际工作中经常遇到的事。因此，学会分析线路故障，提高排除故障的能力，是很有必要的。常见的故障类型有以下5种： 1.执行部件的控制信号错误； 2.门电路的输出或输入错误； 3.时序电路没时钟脉冲或芯片损坏造成故障； 4.排线连接错误或排线本身损坏（如断线）； 5.设计错误。 五、实验任务 1.按图7-1进行连线，具体连接如下： (1)时序信号的连接 将H23接Φ；TS3、TS4分别接T3、T4。 (2)节拍电位控制信号的连接 将运算器的运算控制信号S3、S2、S1、S0、M、Cn、输入开关控制信号SW-B、运算器 的数据输出控制信号ALU-B、存储器的片选控制信号CE分别接到实验台右下角的输入开关的对应位置。 (3)节拍脉冲控制信号的连接 将通用寄存器R0的时钟控制信号LDR0、运算器的2个暂存器的时钟控制信号LDDR1、LDDR2、地址寄存器的时钟控制信号LDAR、在W/R UNIT单元的WE接到实验台右下角的输入开关的对应位置。将在EXT BUS单元的W/R与存储器单元的W/R连接。 (4)数据总线、地址总线的连接 SW开关的输出数据总线SWJ3、通用寄存器的输出数据总线RJ1、运算器的输出数据总线ALUJ3、存储器的输入输出数据总线ADJ5均与数据总线单元（BUS UNIT）连接。 存储器的地址输入总线A7-A0与地址寄存器的输出AD7-AD0（EXT BUS单元）连接。 (5)其它信号线的连接 AR接+5V 2.实验原理及操作过程 如下程序完成从数据开关输入2个数（一个存放在通用寄存器R0，另一个放在存储器单元），求其和并将结果送入R0，由于存放结果于R0时要经过DBUS，因此产生的和也会在数据灯上显示。 IN1 ；(SW)---R0 IN2 10H ； (SW)---10H ADD 10H ； (R0)+(10H)---R0 指令的解释过程如图7-2所示。 由图7-2、表7-1正确填写控制信号列表7-2，并在实验台上按序号由小到大的顺序操作，实验过程中，了解数据传输的过程，分析和解决实验中出现的各种故障，并做好记录。 六、实验要求 1.做好实验预习和准备工作： （1）掌握实验电路的数据通路特点和集成电路的功能特性； （2）设计实验所需的控制信号填入表7-2； 2.在实验台上实现程序设定功能； 3．实验报告内容要求： (1)实验目的； (2)实验所需的控制信号列表； (3)记录故障现象、排除故障的分析思路，故障定位； *