毕业论文--基于FPGA的UART设计.doc

摘 要 通用串口是远程通信接口，在数字系统使用很普遍，是一个很重要的部件。本论文使用Verilog HDL 语言描述硬件功能，利用QuartusII 5.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART（通用异步收发器）的各个模块。其中包括波特发生器，程序控制器，UART数据接收器和UART数据发送器，本文采用的外部时钟为48MHZ，波特率为9600。在QuartusII 5.0和Modelsim6.0环境下进行设计、编译和仿真。最后的程序编译仿真表明系统数据完全正确。 关键词:VerilogHDL; UART;帧格式;FPGA； Abstract In this paper, the use of hardware description languages Verilog VHDL function, the use of Alteras FPGA chips, the design of modular design method of UART (Universal Asynchronous Receiver Transmitter) of each module, including Porter, generators, process controllers, UART receiver data and the UART transmitter data. QuartusII 5.0 and Modelsim6.0 in environment design, compilation, simulation and downloading. Finally, simulation results show that the procedures for compiling data entirely correct. Key words: VerilogHDL; UART; frame format; FPGA 目录 TOC \o 1-3 \h \u HYPERLINK \l _Toc497 第一章 绪论 1 HYPERLINK \l _Toc9241 1.1引言 1 HYPERLINK \l _Toc14351 1.2 什么是Verilog HDL？ 1 HYPERLINK \l _Toc10959 1.3 历史 2 HYPERLINK \l _Toc11478 1.4 主要能力 2 HYPERLINK \l _Toc9571 1.5 模块 4 HYPERLINK \l _Toc22405 1.6 数据流描述方式 5 HYPERLINK \l _Toc26290 第二章片上系统SOC与FPGA的现状 6 HYPERLINK \l _Toc7585 2.1 片上系统SOC介绍 6 HYPERLINK \l _Toc3042 2.2 FPGA技术介绍 6 HYPERLINK \l _Toc1696 2.3 FPGA 核心设计流程 7 HYPERLINK \l _Toc2516 2.3.1 设计流程图 7 HYPERLINK \l _Toc6684 2.3.2关键步骤的实现 8 HYPERLINK \l _Toc32526 功能仿真 8 HYPERLINK \l _Toc9353 逻辑综合 9 HYPERLINK \l _Toc13839 前仿真 9 HYPERLINK \l _Toc16073 布局布线 PAGEREF _Toc16073 10 HYPERLINK \l _Toc25387 后仿真（时序仿真） PAGEREF _Toc25387 11 HYPERLINK \l _Toc5893 第三章UART设计 PAGEREF _Toc5893 12 HYPERLINK \l _Toc16993 3.1 UART的帧格式 PAGEREF _Toc16993 12 HYPERLINK \l _Toc11709 3.2 UART模块 PAGEREF _Toc11709 13 HYPERLINK \l _Toc7371 3.2.1主要引脚功能介绍 PAGEREF _Toc7371 13 HYPERLINK \l _Toc4077 3.2.2UART主体程序 PAGEREF _Toc4077 14 HYPERLINK \l _Toc14995 3.3UART发送模块 PAGEREF _Toc14995 15 HYPERLINK \l _Toc8113 3.3.1UART的数据发送服务 PAGEREF _Toc8113 15 HYPERLINK \l _Toc11669 3.3.2UART