基于CPLD和ARM9.docVIP

基于CPLD和ARM9 变电站授时单元时延测量装置的设计 宋合志 （中国电力科学研究院，北京 100192） 摘要：叙述了变电站授时单元秒脉冲时延测量装置的工作原理，给出了时延测量装置的硬件构成，介绍了装置的可编程逻辑-CPLD以及ARM9软件实现方法。 关键字：变电站授时单元；时延测量；可编程逻辑器件；ARM9 Design of Delay Measuring Device in Substation Time Service Unit Based on ARM9 and CPLD Song He-zhi (China Electric Power Research Institute, Beijing 100192) Abstract:The paper is to describe the operating principle of second pulse delay measuring device in substation time service unit. A scheme of the device is proposed in the article. The software realization method of the programmable logic device,CPLD, and 8 bits CPU are introduced. Key words:substation time service unit；delay measurement；programmable logic device；ARM9 目前的行波测距装置使用的秒脉冲主要来自于装置内嵌的GPS接收模块，由于国内许多变电站内装置都要求采用全站统一授时方式，这样对的测距装置提出了新的要求，需要外接外接GPS秒脉冲。变电站统一授时单元经过介质传输后到测距装置，必然产生一定的延时，而行波测距定位是否准确，主要是依赖GPS秒脉冲的时间精度。在全站统一授时的情况下，需要精确测量出该时延长度，以便对测距装置进行修正，从而到达测距的精确定位。 1装置硬件构成 变电站授时单元秒脉冲时延测量装置主要由GPS接收单元、秒脉冲处理单元、CPLD单元、ARM9单元以及UART转USB单元组成。其硬件结构如图1所示。 GPS接收单元采用OEM模块m12t，用来接收标准的秒脉冲信号。 变电站统一授时单元的秒脉冲经过介质传输后到达测距装置，时延测量单元完成变电站统一授时单元秒脉冲经过介质传输后延迟时间的测量,本文中采用可变程逻辑器件（EPM7032LC44-6）实现。 MCU处理单元的CPU采用?AT91RM9200。?AT91RM9200是完全围绕ARM920T ARM Thumb处理器构建的系统。它有丰富的系统与应用外设及标准的接口，从而为低功耗、低成本、高性能计算的广泛应用提供了一个单片解决方案。AT91RM9200包含高速片上SRAM工作区及一个低等待时间的外部总线接口（EBI），以完成应用所要求的片外存储器和内部存储器映射外设配置的无缝连接。EBI有支持同步DRAM（SDRAM）、 Burst Flash及静态存储器的控制器，并设计了专用电路以方便与SmartMedia、CompactFlash及NAND Flash连接。UART转USB单元采用CH341。CH341是一个 USB总线的转接芯片，可以通过USB总线提供异步串口、打印口、并口以及常用的 2线和4线等同步串行接口。在异步串口方式下，CH341提供串口发送、串口接收就绪等交互式的速率控制信号以及常用的Modem联络信号，用于将普通的串口设备直接升级到USB总线。还可以通过电平转换将 USB口直接转换成 RS232、RS485、RS422等接口。异步串口的应用如图2所示。 2秒脉冲时延测量的工作原理 秒脉冲时延测量装置的接收到标准GPS秒脉冲和变电站统一授时单元的秒脉冲，经过秒脉冲处理单元后，进入CPLD单元，在CPLD单元中完成两者时间差计数后，通知MCU单元的CPU读取该计数值；CPU根据该计数值的大小计算变电站统一授时单元到测距装置的延时时间；秒脉冲延时测量装置带有UART转USB单元，可与PC机进行通信，通过上位机软件可将两者的延时图形化显示。该装置在使用过程中可以通过PC的USB接口供电，不需外接电装置供电电源，非常便携。 3软件实现 装置软件设计包括时延测量单元的CPLD软件设计和MCU单元的单片机软件设计。 3.1时延测量单元设计 时延测量单元完成变电统一授时单元秒脉冲经过介质传输后的时延计数、锁存并向CPU发出读取中断。程序的设计主要分三个模块：计数模块、锁存模块以及数据读取选择模块。 SP为秒脉冲延时测量装置接收标准GPS的正脉冲信号，用于计数器的复位，