微型计算机原理与汇编语言 第3章-3 总线周期.pptVIP

* 第3章 80x86微处理器 3.2.3 总线周期 1. 几个基本概念 ⑴ 指令周期 每条指令的执行由取指令、译码和执行等操作组成，取出并执行一条指令所需要的时间称为指令周期(Instruction Cycle)，不同指令的指令周期是不等长的，一个指令周期由一个或若干个总线周期组成。 ⑵ 总线周期 8086CPU与外部交换信息总是通过总线进行的。CPU的每一个这种信息输入、输出过程所需要的时间称为总线周期(BusCycle)，按照数据的传送方向来分，总线周期可分为“读”总线周期（CPU从存储器或I/O端口读取数据）和“写”总线周期（CPU将数据写入存储器或I/O端口）。一般一个总线周期由四个时钟周期组成。 ⑶ 时钟周期 时钟脉冲的重复周期称为时钟周期(Clock Cycle)。时钟周期是CPU的时间基准，由计算机的主频决定。如8086的主频为5MHz，1个时钟周期就是200ns。 2. 几种基本时序 地址输出 地址/数据 缓冲 数据输入 地址输出 地址输出 地址/数据 数据输出 地址输出 T 1 T 2 T 3 T 4 T 1 T 2 总线周期 总线周期 CLK ( a ) T 1 T 2 T 3 T 4 T 1 T 1 T 1 T 1 T 1 T 2 T 3 总线周期 空闲状态 总线周期 ( b ) T 1 T 2 T 3 T 4 T 1 CLK ( c ) READY T W T 4 ⑴ 总线读操作时序 当8086 CPU 进行存储器或I/O端口读操作时，总线进入读周期。基本的读周期由4个时钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间从总线上接收数据。当所选中的存储器和外设的存取速度较慢时，则在T3和T4之间将插入1个或几个等待周期TW。图3.3是8086最小方式下的总线读操作时序图。下面对图中表示的读操作时序进行说明。 AD15～AD0 A19/S6～A16/S3 ALE M/IO CLK RD DT/R DEN BHE/S7 高为读内存 低为读I／O 地址 状态输出 地址输出 数据输入 T1 T2 T3 T4 TW ① ② ② ③ ④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩ BHE输出 图3.3 8086读周期的时序 ⑵ 总线写操作时序 总线写操作就是指CPU向存储器或I／O端口写入数据。图3.4是8086在最小模式下的总线写操作时序图。 总线写操作时序与总线读操作时序基本相同，但也存在以下不同之处： (a) 对存储器或I／O端口操作的控制信号不同。总线读操作中，控制信号是RD，而总线写操作中是WR。 (b) 在T2状态中，AD15?AD0上地址信号消失后，AD15?AD0的状态不同。总线读操作中，此时AD15? AD0进入高阻状态，并在随后的状态中保持为输入方向；而在总线写操作中，此时CPU立即通过AD15?AD0输出数据，并一直保持到T4状态中。 AD15～AD0 A19/S6～A16/S3 ALE M/IO CLK WR DT/R DEN BHE/S7 高为读内存 低为读IO 地址 状态输出 地址输出 数据输出 T1 T2 T3 T4 TW ① ② ② ③ ④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩ BHE输出 图3.4 8086写周期的时序 3.3 8086/8088存储器和I/O组织 3.3.1 8086/8088存储器组织 1．8086/8088存储器结构 8086/8088有20条地址线，可直接对1 M个存储单元进行访问。每个存储单元存放一个字节型数据，且每个存储单元都有一个20位的地址，这1 M个存储单元对应的地址为00000H~FFFFFH，如图3.10所示。 78H 9FH … 存储单元地址 00000H 00001H … 46H DFH 6CH … … 98H 65H 5EH A6H 66H … … 6FH 0011FH 00120H 00121H E8009H E800AH E800BH E800CH E800DH FFFFFH 图3.10 数据在存储器中的存放 一个存储单元中存放的信息称为该存储单元的内容。 如00001H单元的内容为9FH，记为：(00001H)=9FH。 如从地址0011FH开始的两个连续单元中存放一个字型数据，则该数据为DF46H，记为：(0011FH)=DF46H。 若存放的是双字型数据(32位二进制数)，这种类型的数据要占用连续的4个存储单元，同样，低字节存放在低地址单元，高字节存放在高地址单元。如从地址E800AH开始的连续4个存储单元中存放了一个双