微机原理与接口第1章.pptVIP

3. 实模式存储器寻址 在此模式下，Pentium可以理解成是一个可处理32位数据的高速的8086。 a. 存储器地址的分段 解决16位寄存器表示20位地址的问题 段是最大长度为64KB的连续的内存储器块 物理地址 每个存储单元的20位实际地址，有唯一性，访问主存时必须用物理地址 逻辑地址 每个存储单元的地址用两部分表示： 段基址（段首址的高16位） 偏移量 （段内某单元相对段首址的地址差，也称为有效地址EA） 6417H∶0100H 6417H×10H + 0100H = 64170H + 0100H = 64270H 几个不同的逻辑段地址在物理地址上是可重叠的 物理地址=段基址×16+偏移量 书写形式：段基址：偏移量 16位段地址 16位段内偏移 : 16位段地址 16位段内偏移 （左移四位） + 20位物理地址 = 0000 b、段寄存器与段 Pentium的6个16位的段寄存器，专门存放段基地址 代码段存放当前程序的指令代码 数据段存放程序涉及的源数据或结果 堆栈段是以“先入后出”为原则的数据区 附加段是辅助数据区，存放串或其他数据 用户可以同时使用6个段，段间可以邻接、部分重叠、 重叠或不相邻，但注意，段的实体（被实际使用的段空间）是不能重叠的。 段寄存器和相应存放偏移地址的寄存器之间的默认组合 段 32位偏移 16位偏移 CS EIP IP SS ESP或EBP SP或BP DS EAX、EBX、ECX、 EDX、 BX、SI、 DI、 EDI、 ESI、一个8或32位数 一个8或16位数 ES EDI（用于串指令） DI FS 无默认 无默认 GS 无默认 无默认 4. 保护模式存储器寻址 请参照第十章课件自学 5. 关于堆栈 堆栈是内存中“先入后出”、最大空间为64KB的存储区域，栈底地址大于栈顶地址 栈区最高地址－1的单元为栈底，最后进栈数据所对应的地址单元为栈顶 SS指向栈的起始单元（非栈底） SP寄存器动态跟踪栈顶位置,初始化时SP的值为堆栈的长度，即指向栈底+2单元 将数据送入堆栈叫压栈，从栈中取出数据叫弹出，均以字为单位 1.3.3 IA-32系列处理器的新技术 一、P6架构使用的技术 采用12级3流水超标量结构 多路分支预测- 允许程序的几个分支流向同时在 处理器中执行 动态数据流分析 - 处理器分析几条指令的数据相关性和资源可用性- 以优化的执行顺序高效地乱序执行这些指令 推测执行 - 在假设分支走向基础上，执行其中一路指令流 双独立总线结构- 后端总线连接到L2 Cache上，或连接L3 Cache- 前端总线FSB主要负责主存储器的信息传送操作 Pentium II 北桥 内存 FSB 前端总线 L2 Cache 后端总线 指令周期 总线周期 …… (总线周期) 时钟周期 时钟周期 时钟周期 时钟周期 …… …… 单周期指令CPU的指令周期只包含一个时钟周期 或 A19~A16/S6~S3 思考：1. 这是8088在什么模式下的总线周期时序图 2. ALE为什么要在T1周期有效？ 3. 数据为什么要在T3周期而不能在T2周期有效？ 8086在最大模式下总线周期 掌握时序的重要性： 当CPU与存储器以及I/O端口连接时，要考虑如何正确地实现时序上的配合 当微机应用于实时控制时，必须估计或计算CPU完成操作所需要的时间，以便与控制过程配合 了解时序有利于我们深入地了解指令的执行过程 了解时序有利于我们利用汇编编写核心代码的时候，选用适当的指令，以尽量缩短指令的存储空间和指令的执行时间 80x86系列微处理器兼容 有64位数据总线、 32位地址总线，寻址空间4GB。 RISC型超标量结构 - 两个5级整数指令流水线，一个8级浮点流水线。 具有超级流水线技术的高性能浮点运算器。 数据-代码分离式高速缓存，符合MESI协议。 增强的错误检测和报告功能。 利用片上分支目标缓冲器提高分支指令预测准确性。 常用的指令不采用微程序设计，而改用硬件实现。 支持64位