《汇编语言程序设计》第四章：8086微处理器及其寻址方式.pptVIP

汇编语言程序设计-------朱耀庭 第四章 8086微处理器及其寻址方式 4.1 8086 CPU的基本逻辑结构 4.1.1 8086基本功能结构 8086 CPU的结构是一次划时代的革命，其基础的逻辑结构一直沿用至今，即使必威体育精装版型的酷睿多核CPU，使用的也还是地址、数据及控制三总线的协同工作方法。无论何种CPU，在工作时都是围绕一个核心，即对某个指定的“地址”进行操作，或者取数或者运算。这个地址可以是内存的某个地址、某个外设端口，甚至是某个通用寄存器。关于通用寄存器，例如，AX、BX，我们可以理解为是在CPU内部的一个可唯一寻址的地址。在这种意义下，“地址”当然也可以是某个CPU内部的寄存器。 4.1.1 8086基本功能结构 8086微处理器从功能上说可以分成并行工作的两大部分：EU(Execution Unit，执行单元)和BIU(Bus Interface Unit，总线接口单元)。“需要执行的机器指令程序，首先必须存放在内存的某个地方”。理解这一点是汇编语言程序设计的基本要求，用高级语言编写并编译程序时并不需要知道这一点，这是机器语言与高级语言的差异。存放程序的这个地方，在程序执行时由总线接口单元的CS及IP共同来指向。指令通过外部总线从内存中被取出后，会送到BIU的指令流队列，并由EU执行。而这一切都是由控制电路来协调完成的。 4.1.1 8086基本功能结构 EU中的算术逻辑单元ALU用来维持MPU的状态和标志，管理通用寄存器和指令操作数。EU中寄存器是16位的，数据通路也是16位的，这样便于数据的快速传送。EU从BIU的指令队列中获取指令，译码后开始执行，当指令要求访问内存或端口时，EU请求BIU存取数据。这时EU算出的地址是相对段基的16位位移量，BIU根据指令要求选定相应的段寄存器来得到段基，然后再由段基和位移才能得出操作数的20位的物理地址。20位的物理地址使得EU能直接访问的存储空间为1兆字节。 4.1.1 8086基本功能结构 BIU用来实现EU的所有总线操作，在EU执行指令时，BIU从存储器中取出后继指令送入指令队列，该队列同时能存放总共6个字节的指令。在绝大多数情况下，这一指令队列能保证EU从该队列中取出马上要执行的指令，而不必到内存中直接取指令。 4.1.2 理解并运用基本逻辑结构图 逻辑结构有助于我们理解指令中操作数与被操作数的限制。例如，理解指令“MOV DS,200H”为什么是错误的，而“MOV AX,200H　MOV DS,AX”则是正确的。通过图4-1可以看出：由于“MOV DS,200H”中的200H是立即数，而立即数是包含在指令中的某个字段的数据，这种由指令中某个字段表示的数据只能够被直接送到AX、BX、CX、DX等通用寄存器中。而要想改变DS的值则必须通过连接总线接口单元(BIU)及执行单元(EU)的内部数据总线或是连接总线接口单元及外部总线之间的数据总线来进行。所以，想要改变DS的值，只能够经由AX(通常就用AX)等通用寄存器进行中转传递。所以“MOV DS,200H”是错误的，而“MOV AX,200H　MOV DS,AX”则是正确的。 4.1.3 8086 CPU的运行特点 4.1.3 8086 CPU的运行特点 4.1.4 执行程序的步骤 当由CS和IP指定程序在内存中的启动地址后，8086微处理器通常是重复执行以下步骤来执行一个程序的，直到遇到停机指令为止。 4.1.4 执行程序的步骤 如果说4位和低档的8位微处理器是第一代微处理器，8位微处理器是第二代微处理器，那么16位微处理器就是第三代微处理器。第二代以前的一般微处理器执行上述步骤是串行执行的，而作为第三代的8086微处理器则是将取指令和执行指令分别由BIU和EU并行完成，因而提高了执行速度。 为了说明这一问题，现举例如下。设有以下5条指令，第1条指令用1°表示，依此类推。 1°已取出正在执行，要求写结果； 2°只执行无读写要求； 3°要求读数和执行； 4°功能不确定； 5°同4° 4.1.4 执行程序的步骤 第二代微处理器指令执行过程 4.1.5 指令与数据 根据冯·诺依曼原理，计算机的特点之一就是一切以内存为中心。指令与数据存放在同样的内存空间。这种计算机的体系结构一直沿用至今，即使使用必威体育精装版型的多核CPU的计算机也依然如此。 同样是存放在相同内存单元中的状态，究竟表示数据、符号还是指令，关键在于用它来干什么。 4.1.5 指令与数据 例如，某个内存单元的状态为即存放着二进制如果将其理解为八进制数，就是1