基于12bit100MSPS模数转换器的CMOS全差分跨导运算放大器的建模与设计10.pdfVIP

傅文渊：基于12bit IOOMSPS模数转换器的CMOS全差分跨导运算放大器的建模与设计 2bi t1 基于1 大器的建模与设计 傅文渊1’2凌朝东1’2杨谟华3 1．华侨大学信息科学与工程学院，福建厦门361000 2．厦门市专用集成电路系统重点实验室，福建厦门361008 3．电子科技大学电子薄膜与集成器件国家重点实验室 四川成都 6100541 2bit1 [摘要】基于1 00MSPS模数转换器的全差分跨导运算放大器的研究，对增益自举运放建立 为佳，同时采用0．18岫3．3V CMOS工艺，HSPICE仿真结果为单位增益带宽为1．95GHz、开环增 益为102dB，相位裕度62度。 [关键词】增益自举；模数转换器；CMOS；全差分跨导放大器 1．引言 在高速高精度流水线型模数转换器中，模拟信号经采样保持后得到的信号将经过多级 流水线级进行处理。每个流水线级的输入信号在经过FlashADC得到其对应的数字码，而 其中无法被分辨的残余信号被本级放大后再输出到下一级进行处理…，得到残差信号并将其 放大的电路即为残差放大器(MDAC)。残差放大器是以运放为基础搭建的开关电容放大器， 其精度和速度直接影响到整个流水线ADC的速度和精度。为满足高精度，要求运算放大器 必须具有非常高的开环增益，倾向于选择多级结构和长沟道器件旧1；而为了实现高速，要求 运算放大器具有大的单位增益带宽，单级运放结构和短沟道器件能够满足口1。两者不可避免 会产生冲突，解决问题的关键是寻找一种折衷结构以满足要求。基于增益自举结构的运算 放大器利用辅助运放来提高增益，且不会影响运放的输出共模范围和速度，适用于高速高 精度模数转换器。 100M 本文所设计的运算放大器应用于12bit SPS模数转换器中。该模数转换器在采／保 级之后共有8个流水线级，为4—2—2—2—2—2—2—2—2结构，其中前7级都包含有残差放大器， 最后一级为Flash ADC。其ADC的级间精度的分布由总精度要求和功耗优化共同决定H1。 由于该模数转换器的第一级有效精度为3位，反馈系数最小，因此对运算放大器的增益和 带宽要求最高。 2．增益自举运放 图1为设计采用的增益自举运算放大器结构，其频率响应特性近似为单极点系统， 并能实现高增益、大带宽和快速建立时间。该运算放火器由一个套筒式共栅共源主运放 和两个辅助运放构成。 增益自举技术大大增加了输出阻抗以提高运放增甜51，并不增加额外的共源共栅器件， 不会影响主运放的输出摆幅、单位增益带宽。 图2为增益自举原理图。增益自举技术采用电流一电压反馈反馈以提高输出阻抗。图1， M1的T作像一个反馈电阻，检测输出电流并把电流转换为电压，将其电压经辅助放大器A1 通过M2的栅端反馈到输出电流上，以此减小M2漏极电压的变化对Vx的影响，从而使输 l国家自然科学玷金 2．福建省自然科学基金(T0850005) 傅义渊：基于12bitIOOMSPS模数转换器的CMOS全差分跨导运算放大器的建模与设计 出电流更加稳定，得到更高的输出阻抗。设辅助运放直流增益为Aadd，根据电流一电压反馈 原理，电路的输出阻抗增大了Aadd倍。 图2增益自举原理 ， 对于本文中主运放的套筒式共栅共源结构，加上辅助运放后运放的直流增益增犬为 4，删=g卅2【g卅3艺3吃24脚／／g胛4‘4％54，豳】 (1) 3．运放系统建模 3．1 辅助放大器的建模 在增益自举技术中，辅助运放A，的添加会影响主运放的性能，需要分析这两者的关 系使整体运放达到最好的指标。先考虑整体运放的开环特性，为简单计，设辅助运放为单 极点系统，其传输函数为 36