Verilog 数字系统设计教程.pdf

EDA技术—— Verilog 数字系统设计教程 EDA技术课程介绍 一、EDA技术课程简介 EDA技术是电气类本科专业基础课，属必修课程。 EDA (Electronic Design Automation ，电子设计自动化) 技术 是指设计者可以利用计算机以及相关应用软件完成电子系统 的设计工作。电子设计自动化（EDA ）技术是一个广泛的概 念，凡在电子设计过程中用到计算机辅助手段的相关步骤都 可作为EDA的组成部分。电子系统的设计已经无法脱离 EDA工具的支持，并且依赖性越来越强。掌握EDA技术已 经成为现代电子设计的基本技能。 常用EDA软件有Max+plus、Quartus、Protel 99SE和 EWB等。 二、EDA技术课程内容 1、HDL硬件描述语言 2、大规模可编程逻辑器件（CPLD/FPGA) 设计 3、EWB 电子线路仿真 4、在系统可编程模拟器件 5、Protel99 电路设计与制板 三、课程内容 本课程主要学习Verilog HDL硬件描述语言，通过学习 能应用该语言进行数字系统的设计。 学习内容包括： 1. Verilog 的基本知识 2. Verilog语法的基本概念 3. 模块的结构、数据类型、变量和基本运算符号 4. 运算符、赋值语句和结构说明语句 5. 条件语句、循环语句、块语句与生成语句 6. 结构语句、系统任务、函数语句和显示系统任务 7. 调试用系统任务和常用编译预处理语句 8. 初级建模实例 EDA技术简介 一、EDA的基本概念 电子设计自功化(EDA：Electronic Design Automation)就是利用计算机作为工作平台进行电子自动化 设计的一项技术。 EDA技术所涉及的范围： 系统设计与仿真 电路设计与仿真 PCB设计与校验 集成电路IC设计与测试 数字/模拟电路设计 嵌入式系统路设计 数字/模拟电路设计 专用集成电路设计 可编程逻辑器件设计 IP核是集成电路知识产权模块的简称，这里将其定义为： 经过预先设计、预先验证，具有相对独立的功能．可以重复 使用在SOC(System on Chip)和复杂ASIC 中的电路模块。 软核IP 通常按照其在设计流 程中的位置将IP分为 硬核IP 固核IP 软核IP 软核IP(Soft IP)是用可综合硬件描述语言HDL描述的 RTL级电路功能块。 优点：设计周期短，设计投入少，与元器件的生产工 艺无关，增大了IP的灵活性和适应性，用户可对软核的功能 及参数进行剪裁设置。 缺点：在性能上(比如时序、面积、功耗等方面)有较大 的不可预知性。另外，有的软核IP 是受知识产权保护的。 硬核IP 硬核IP(Hard IP)是经过布局、布线并针对某一特定工 艺库优化过的网表或是物理级版图，通常是GDS Ⅱ的文件 形式。 特点：硬核IP在功耗、尺寸等方面部做了充分的优化。 硬核IP可靠性高，有着很好的可预知性，能很快的投入使 用。但由于对工艺的依赖性使得其灵活性和可移植性都较 差。 固核IP 固核IP(Firm IP)是已经基于一般工艺库进行了综合和 布局IP核，通常以网表的形式提交客户使用。因此其在结构、 面积以及性能的安排上都已进行了优化。 特点：固核IP提供了介于软核IP和硬核IP之间的一个 折中方案。比起硬核IP。它具有较好的灵活性和可移植性。 比起软核IP它又在性能和面积上有较好的可预知性。 微处理 USB 器核 接口核 RAM/ROM DSP核