《PLD与VHDL课程实验要求书》.docVIP

PLD与VHDL课程实验要求书 目 录  TOC \o 1-1 \u 序 言  PAGEREF _Toc168036684 \h 1 实验一. 分频器设计  PAGEREF _Toc168036685 \h 3 实验二. VHDL描述风格比较  PAGEREF _Toc168036686 \h 8 实验三. 4位可逆计数器，4位可逆二进制代码－格雷码转换器设计  PAGEREF _Toc168036687 \h 14 实验四. 7段数码管译码器设计与实现  PAGEREF _Toc168036688 \h 17 实验五. 状态机代码验证  PAGEREF _Toc168036689 \h 19 实验六. 序列检测器的设计  PAGEREF _Toc168036690 \h 30 实验七. 基于ROM的正弦波发生器的设计  PAGEREF _Toc168036691 \h 31 实验八. 数字密码锁的设计与实现  PAGEREF _Toc168036692 \h 32 实验九. 数字频率计的设计  PAGEREF _Toc168036693 \h 33 附录. Altera DE2常用管脚  PAGEREF _Toc168036694 \h 34   PAGE \* MERGEFORMAT 35 序 言 《PLD与VHDL课程》是数字电路与逻辑设计的后续课程，分理论教学和上机实验两部分。其主要任务是让学生了解数字集成电路及其设计方法的发展现状，熟悉大规模可编程专用集成电路CPLD/FPGA的内部结构，掌握一种硬件描述语言，并具备使用VHDL进行数字电路系统设计的能力。实验课是本课程重要的教学环节,目的是让学生熟悉可编程专用集成电路的设计，开发流程，熟练掌握一种EDA设计工具，提高学生应用计算机技术进行数字电路与数字系统的设计和辅助分析的能力。 本实验采用DE2教学开发板，QuartusⅡ开发软件。 实验的一般方法： 用VHDL文本进行输入，然后进行编译，通过之后再进行波形仿真，下载，如有缺陷，再对源文件进行修改。 实验的基本内容和要求： 常用的PLD的软件工具的使用 学会QuartusII的基本使用方法，熟悉设计流程 PLD设计代码的综合 掌握可综合的PLD设计代码的编写要点 用VHDL语言完成数字电路设计实验项目 速度和性能优化 根据不同的PLD器件特点优化设计的方法 学习用器件时间信息仿真和优化 DE2基本介绍 DE2 是Altera 公司针对大学教学及研究机构推出的FPGA 多媒体开发平台。DE2 为用户提供了丰富的外设及多媒体特性，并具有灵活而可靠的外围接口设计。DE2 能帮助使用者迅速理解和掌握实时多媒体工业产品设计的技巧，并提供系统设计的验证。DE2 平台的设计和制造完全按照工业产品标准进行，可靠性很高。 DE2 平台上提供的资源如下： (1) Altera Cyclone II系列的 EP2C35F672 FPGA U11，内含35 000个逻辑单元(LE)； (2) 主动串行配置器件EPCS16 U30； (3) 板上内置用于编程调试和用户API设计的USB Blaster，支持JTAG模式和AS模式，U25是实现USB Blaster的USB接口芯片FT245B，U26是用以控制和实现JTAG模式和AS模式配置的CPLD EPM3128，可以用SW19选择配置模式，USB接口为J9； (4) 512K字节SRAM U18； (5) 8M字节(1M x 4 x 16) SDRAM U17； (6) 1M字节闪存(可升级至4M字节) U20； (7) SD卡接口 U19； (8) 4个按键KEY0~KEY3； (9) 18个拨动开关SW0~SW17； (10) 9个绿色LED灯LEDG0~LEDG8； (11) 18个红色LED灯LEDR0~LEDR17； (12) 50MHz晶振Y1和27MHz晶振Y3两个板上时钟源，也可通过J5使用外部时钟； (13) 24位CD品质音频的编解码器WM8371(U1)，带有麦克风输入插座J1、线路输入插座J2和线路输出插座J3； (14) VGA DAC ADV7123 (U34，内含3个10位高速DAC)及VGA输出接口J13； (15) 支持NTSC和PAL制式的TV解码器ADV7181B(U33)及TV接口J12； (16) 10/100M以太网控制器DM9000AE(U35)及网络接口J4； (17) USB主从控制器ISP1362(U31)及接口(J10和J11)； (18) RS-232收发器MAX232(U15)及9针连接器J6； (19) PS/2鼠标/键盘连接器J7