第3章 MCS-51单片机硬件结构.ppt

MCS-51单片机原理与应用 第3章 MCS-51单片机硬件结构 本章导读 本章从应用的角度介绍单片机的体系结构，要求了解单片机内部功能模块框图、CPU时序，熟悉时钟电路及复位电路，掌握单片机引脚及其外特性以及几个重要SFC的使用，对单片机的存储器分配要非常清晰。在其它相关章节学完后，再来重温本章内容，将会更好的理解和提高。 3.1 单片机的结构 MCS-51是Intel公司1980年推出的8位高性能单片机系列，其典型芯片有8051、8031和8751，它们的外部引脚和指令系统完全兼容，差别只在于片内程序存储器的不同。8031无片内ROM，8051有4KB片内掩膜ROM，8751有4KB片内EPROM。本书将以8051为代表来讲述，实验时则选用新一代80C51中的FLASH版本AT89系列芯片。 3.1.1 单片机内部结构框图 （1）一个8位CPU,由运算器、控制器组成。其中算逻单元ALU、累加器ACC、程序状态寄存器PSW等构成运算器；程序计数器PC、指令寄存器、振荡器及定时电路等构成控制器。时钟脉冲由片内振荡器和时 3.1 单片机的结构 2 3.1.1 单片机内部结构框图 3 钟产生电路OSC提供,石英晶体和微调电容要外接,见图2.2,频率范围为1.2MHz～12MHz。一个布尔处理器,以进位标志C为位累加器,用于处理位操作。 （2）程序存储器:4KB片内ROM;数据存储器:128B片内RAM;21个片内特殊功能寄存器SFR。可寻址外部程序存储器和数据存储器空间各为64KB。 （3）4个8位并行I/O口P0～P3, 作为输入/输出；1个全双工串行口UART,用于串行通信。 （4）2个16位定时／计数器，可用作定时或计数。 （5）5个中断源:2个外中断INT0和INTl,3个内中断,即2个定时／计数中断,一个串口中断。具有2个中断优先级嵌套结构。CPU与各部件间通过内部总线相连。 3.1.2 单片机引脚及其外特性 1 8051是40引脚双列直插型封装,引脚排列如图3.2所示。受到引脚数目的限制,P3口 等引脚具有第二功能。可 将其分为3部分来说明。 （1）主电源与时钟引脚 VCC：电源端, +5V； VSS：接地端； XTAL1：外接晶振端, 片内反相放大器输入端； XTAL2：外接晶振端, 片内反相放大器输出端； 3.1.2 单片机引脚及其外特性 2 3.1.2 单片机引脚及其外特性 3 3.2 单片机时钟电路及CPU时序 1 3.2.2 CPU时序 1 3.2.2 CPU时序 2 （3）机器周期 指令执行过程可划分为几个基本操作,如取指令、读存储器、写存储器等,完成一个基本操作所需的时间称为机器周期。一个机器周期由6个状态,或者12个振荡周期组成,即12/ 。一个机器周期中的12个振荡周期可依次表示为　S1P1、S1P2、S2P1、S2P2、…、S6P1、S6P2。 （4）指令周期 执行一条指令所占用的全部时间称为指令周期。通常指令周期由1～4个机器周期组成,乘除法指令执行时间最长,为4个机器周期。其余均为单周期和双周期指令。 3.2.2 CPU时序 3 3.2.2 CPU时序 4 MCS-51取指/执行时序如图3.4所示，也可以通过示波器观察XTAL2和ALE端信号。在每个机器周期内ALE引脚上的信号两次有效，第1次出现在S1P2和S2P1期间，第2次出现在S4P2和S5P1期间。单周期指令的执行始于S1P2，读出的操作码被锁存在指令寄存器内。对于（b）图中的双字节指令，则在同一机器周期的S4读第2个字节；对于（a）图中的单字节指令，在S4的读操作是无效的，而且程序计数器PC也不加1；对于（c）图中的单字节双周期指令，两个机器周期内进行4次读操作，后3次读操作是无效的。在相应的机器周期的S6P2结束时，执行指令的操作都会完成。 3.2.2 CPU时序 5 3.3 单片机复位 1 3.3.1　复位操作的主要功能 复位是单片机的初始化,复位后CPU和系统中的其它功能部件都处在一个初始状态，并从此状态开始工作。 3.3.1　复位操作的主要功能 2 复位后不会改变片内RAM中低128B的内容,但将使特殊功能寄存器SFR初始化,其状态如表3.1所示,表中“x”表示不定。 从表3.1可见，复位后，除了堆栈指针SP为07H， IP、IE、SBUF和PCON有不定状态出现，以及P0～P3输出高电平而设置为输入外，其余专用寄存器都清为零。如程序指针PC请零，将使单片机从复位入口0000H单元开始执行程序。如果单片机运行时出错或进入死循环，可以按复位按钮重新启动。 3.3.2 复位电路 单片机的外部复位方式有上电复位和手动复位两种,如图3.5所示。要使单片机复位,必须