936-第四章 存储器体系结构.pptVIP

第四章 存储器体系结构 序言 本章主要讲解的是存储器的基本知识。它是计算机的存储器件，它可以与CPU连接交换数据，也可以用来保存数据。计算机每执行完一条指令，至少都要访问一次存储器。还要讲解它的分类、层次结构、随机存储器RAM和只读存储器ROM的基本知识结构、工作原理等内容，还要从应用的角度介绍存储器容量的形成与CPU的连接，还有辅助存储器及一些新的的技术。 4.1.1 存储器的分类 一、分类 （一）按照在微机系统的作用分：主存和辅存（已经讲过） （二）按照存储介质分：磁存储器（采用电流产生的磁感应原理，如磁带磁盘等，都是外存）、半导体存储器（TTL和MOS管，可构成内存）、光盘存储器（利用光学原理，如CD等）。 （三）按照读写功能分：只读存储器（ROM）和可读可写存储器(RAM)(详见P102)。 4.1.2 存储器的性能指标 前面已经讲过了这些性能指标，可以再来看一下P103。 1.存储容量：是反映存储能力的的性能指标，指存储器可以存储的二进制的信息量，一般是以能存储的字数乘以字长表示。 存储容量=字数（或存储单元数）×字长 2.存取时间： 3.存储周期： 4.可靠性： 5.性能价格比： 4.1.3 存储器的组成与读写过程 一个完整的主存储器包括存储体、地址寄存器、地址译码器、数据输入输出锁存器/缓冲器及读写驱动电路，为提高速度，可省去地址寄存器，而由译码器直接对地址总线上的地址进行译码。如图所示。 4.1.3 存储器的组成与读写过程 一、存储体，见书P104 二、地址译码器用来对输入的地址进行译码，以选择指定的存储器单元。对于N 个存储单元需要n条地址线，它们的关系是N=2n。译码方式主要有两种，即单译码与复合译码。 1.单译码方式：单译码方式也称为 线性译码或字译码方式，其逻辑电路 如图所示。每一个字的所有位排成一 行，地址线A3～A0输入0101时，行选 择线X5为高电平，第5存储单元选中。 4.1.3 存储器的组成与读写过程 2.复合译码方式：是由纵横交叉的行选择线和列选择线配合选择某一存储单元，其逻辑电路如图所示。有X和Y两个方向的地址译码，也称为双译码方式。 存储器工作时低位地址送行 地址译码器，选择阵列中的 某一行，高位地址送列地址 译码器，码选择阵列中的某 一列，交叉位置为选中单元。 例如设地址线A7～A0输入为，X10行、Y1列选中。 4.1.3 存储器的组成与读写过程 可以看出，当存储容量为64个单元时，单译码方式需要64条选择线，而复合译码只需8＋8＝16条选择线。一般使用中，单译码方式多用于小容量存储器；存储容量较大时，多采用复合译码方式。 三、控制逻辑电路：控制逻辑电路接收来自CPU的时钟与读/写信号，根据地址译码的结果，控制存储器指定单元的读/写操作。 四、输入/输出缓冲器：在一般存储器的数据输入/输出端均设有三态双向缓冲器，以控制数据的输出，或者把数据线上的数据写入到主存的指定单元中。 4.1.3 存储器的组成与读写过程 五、读写过程 （1）存储器写操作 写入时，地址送地址总线，经译码选中某一存储单元；同时，写入数据送三态输入缓冲器。当写信号有效时，外部数据写入到所选中的存储单元中。 （2）存储器读操作 读出时，地址送地址总线，经译码选中某一存储单元。读信号有效时，所选中单元中的数据读出，经三态输出缓冲器送到外部数据总线上。 4.2 随机存储器（又称为读写存储器） 此存储器是一种半导体存储器，不但可以随时读写任一单元的数据，而且每个单元的访问时间是完全相同的。 优点：存储器速度快，容量小，一般作为主存或高速缓存 缺点：是易失性存储器，即断电后所存信息全部丢失。 分类： 按工作方式分：静态的RAM（SRAM）和动态的RAM（DRAM） 一、静态的RAM 1.组成：采用6个MOS管组成一个二进制的存储单元触发器电路。（注：触发器必须有电源，才可读出数据或存入数据，否则掉电后，所有信息全部消失） 4.2 随机存储器（又称为读写存储器） 2.结构图：是在MOS型触发器的基础上增添了两个门控制管而构成的，如图所示。MOS管T1～T4构成双稳态触发器，两个稳定状态分别表示1或者0。例如A点为高电平，B点为低电平表示存1，反之则表示存0。 4.2 随机存储器（又称为读写存储器） 3.特点： a.一个存储单元只能存放一位二进制信息，当一条字线接有8个基本单元时，便可以构成一个字节存储单元，再由许多个字节单元按阵列的形式排列可构成存储体。 b.具有高度的稳定性，只要不掉电，信息永远存在；非破坏性读出，数据读出后不需要重新写入；可靠性和速度高；基本存储单元由6个MOS管构成，因管数较多，因而集成度低，耗功高。 4.常见芯片： 4.2 随机存储器（又称