北京工业大学数字逻辑总复习串讲.pptVIP

例：用Verilog HDL描述一个具有下列功能的计数器： （1）3位二进制减1计数； （2）有一个低有效异步清零端； （3）有一个高有效的计数使能端； （4）具有循环借位输出。 clk n_reset en rco q[2:0] module counter ( clk, n_reset, en, rco, q ) ; input clk, n_reset, en; output rco; output [2:0] q; reg [2:0] q; assign rco = ( en q==0 ) ? 1 : 0 ; always @ ( posedge clk or negedge n_reset ) if ( ! n_reset ) q = 0 ; else if ( en ) q = q – 1 ; else q = q ; endmodule 同步清零？ 知识点5： Verilog HDL运算符 要点提示：逻辑运算符和位运算符的区别； 归约运算的特点； 拼接运算符 { } ； 条件运算符 ？: 知识点6： if_else语句和case语句 要点： （1）语法格式 （2）如何避免隐含触发器 第四章 组合电路的分析与设计 组合电路的分析 1. 基于逻辑门的组合电路分析 分析步骤： ●列表达式 ●作真值表 ●分析功能 ●转化为Verilog HDL模型 例：分析电路功能，建Verilog HDL模型。 =1 =1 x3 x2 x1 s3 s2 s1 s3=x3 s2=x3⊕x2 s1=x2⊕x1 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 s3 s2 s1 x3 x2 x1 功能： 3位二进制码转换成3位格雷码。 module B_G(x,s); input [3:1] x ; output [3:1] s ; assign s[3]=x[3]; assign s[2]=x[3]^x[2]; assign s[1]=x[2]^x[1]; endmodule 组合电路的分析 2. 基于译码器74LS138的电路分析 要点：熟悉74LS138的逻辑符号、逻辑功能、输出表达式。 C B A G G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 mi为关于C、B、A的最小项 例：分析电路的逻辑功能（综合考虑F2和F1）。 C B A G G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 F2 F1 X3 X2 X1 1 0 0 标注译码器输出 写函数表达式 1 1 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 F2 F1 X3 X2 X1 全加器？全减器？ ≥1 A2 A1 A0 A7 A3 A5 A6 A4 例： 由74LS138译码器及逻辑门构成的组合逻辑电路如下，其中输入信号A7~A0 为地址变量。试填写表格。 /Y7有效时 /Y6有效时 /Y4有效时 /Y1有效时 /Y0有效时 16进制 A7A6A5A4A3A2A1A0 00111 01110 01110 01110 01110 01110 000 001 100 110 111 70 71 74 76 77 组合电路的分析 3. 基于数据选择器74LS151的电路分析 要点：熟悉74LS151的逻辑符号、逻辑功能、输出表达式。 EN X2 X1 X0 D0 D1 D2 D3 D4 D5 D6 D7 Y 当使能有效 74LS151 EN X2 X1 X0 a0 a1 a2 a3 a4 a5 a6 a7 0 A B C Y Y1 0 1 0 1 0 0 1 1 例：分析电路，写出表达式，作卡诺图，求无险象与或式。 根据74LS151输出表达式写出Y1表达式 1 1 1 1 1 0 10 11 01 00 AB C 组合电路的分析 4. 基于加法器74LS283的电路分析 要点：熟悉74