第五章MCS-51中断系统.pptVIP

第五章 MCS－51中断系统 §5.1 中断的概念 §5.2 MCS－51中断系统的实现结构 §5.3 中断请求源 §5.4 中断控制 §5.5 中断响应 §5.6 外部中断的响应时间 §5.7 外部中断的触发方式选择 §5.8 中断请求的撤消 §5.9 中断服务程序的设计 §5.10 多外部中断源系统设计 §5.1 中断的概念 中断的概念 中断就是计算机处理一种异步突发性事件的功能。即CPU正在处理某件事情（程序）的时候，外部发生需CPU迅速去处理的异步事件时，CPU能中断当前程序，转入处理异步事件的程序，处理完后再返回到原被中断的程序处，继续原来的程序执行。在CPU中实现该功能的部件为中断系统。 §5.2 MCS－51中断系统的结构 中断系统结构 §5.3 中断请求源 一．中断源 外部中断INT0 外部中断INT1 内部定时器/计数器T0 内部定时器/计数器T1 内部定时器/计数器T2 内部串行通讯口RI/TI §5.3 中断请求源 二．中断源信号锁存特殊寄存器TCON、SCON（88H、98H、0C8H） TF0、TF1内部定时器溢出中断标志，“1”中断请求有效 IE0、IE1外部有中断请求标志，“1”中断请求有效 IT1、IT0外部中断请求输入信号形式选择控制位，IT1＝1，则外部输入下降边沿触发方式，IT1=0，则外部输入低电平触发方式。 外部中断请求输入信号由CPU在每一个机器周期的S5P2采样，若IT1=0，则输入为低电平使IE1置“1”，若IT1=1，则第一次为高电平，第二次为低电平使IE1置“1”。一个中断有效脉冲宽度须保持12个振荡周期。 §5.3 中断请求源 二．中断源信号锁存特殊寄存器TCON、SCON、T2CON （88H、98H 、0C8H ） §5.4 中断控制 一．中断使能寄存器IE（A8H） 当中断请求信号输入时，CPU是否响应该中断，可以由中断允许使能寄存器的某一位控制。 EA CPU的中断开放标志。EA＝0，关蔽所有的中断申请，EA=1，允许所以的中断源的中断。 ES 行口中断允许位。ES＝0，禁止中断，ES?EA＝1，允许。 ET1、ET0 定时器/计数器中断允许位。ET1＝0，禁止中断，ET1 ?EA＝1 ，允许。 EX1、EX0 外部中断允许位。EX1＝0，禁止中断，EX1 ?EA＝1 ，允许。 §5.4 中断控制 一．中断使能寄存器IE（A8H） 中断允许寄存器的内容可以由置位和清零以及立即数传送指令改变。 例4.1 假设允许片内定时器/计数器中断，禁止其它中断源的中断请求。试根据假设条件设置IE的相应值。 解：(1) CLR ES (2) MOV IE,#8AH CLR EX1 CLR EX0 SETB ET1 SETB ET0 SETB EA §5.4 中断控制 二．中断优先级 当CPU正在处理中断事件程序，此时又发生异步突发事件需要CPU处理，这时CPU是否响应，则由中断优先级控制器决定。高级别中断源可以中断低级别的中断源。MCS-51有两个中断优先级，实现二级中断嵌套。 1. 优先级寄存器IP（0B8H） MCS－51的每一中断源的中断优先级可由中断优先级选择寄存器的某一位内容决定。 PS 串行口中断优先级控制位，PS=1，则为高级中断。 PT1、PT0定时/计数器1、0中断优先级控制位，PT1=1，则为高级中断。 PX1、PX0外部中断1、0中断优先级控制位，PX1=1，则为高级中断。 §5.4 中断控制 二．中断优先级 2. 同级中断源的优先级 同级中断源的优先级别，如图所示。 §5.4 中断控制 二．中断优先级 例4.2 设置IP寄存器的初始值，使得CPU的两个外中断为高优先级，其它中断为低优先级。 解：（1）SETB PX0 (2) MOV IP,#05H SETB PX1 CLR PS CLR PT0 CLR