FPGA技术教程.ppt

FPGA技术 FPGA技术 FPGA技术 FPGA技术 FPGA技术 FPGA技术 FPGA技术 FPGA技术 * 2.CPLD/FPGA概述 1.可编程逻辑器件发展历程 3.CPLD/FPGA基本原理 4.FPGA设计方法 5.FPGA设计流程 7.PLD/FPGA发展趋势 6.Verilog HDL语言简介 1.可编程逻辑器件的发展历程 可编程逻辑器件(PLD) 可编程阵列逻辑(PAL） 可编程逻辑阵列(PLA) Xilinx的FPGA Altera的CPLD 早期 FPGA 现在 Xilinx： 基于查找表技术，SRAM工艺，要外挂配置用的EEPROM的PLD叫FPGA(Field Programable Gate Array） 基于乘积项技术，Flash（类似EEPROM工艺）工艺的PLD叫CPLD Altera： MAX系列（乘积项技术，EEPROM工艺），FLEX系列（查找表技术，SRAM工艺）都叫作CPLD(Complex Programable Logic Device)，即复杂PLD(Complex PLD)。 2.CPLD/FPGA概述 二维的逻辑块阵列，构成了PLD器件的逻辑组成核心。 输入／输出块：·连接逻辑块的互连资源 连线资源：由各种长度的连线线段组成，其中也有 一些可编程的连接开关，它们用于逻辑块之间、逻辑块输入／输出块之间的连接 典型的PLD框图 I/O控制模块（block） 逻辑块 连线资源 规模大，能够完成任何数字逻辑的功能，实现系统集成 在投片前验证设计的正确性，开发成本低 修改设计而不用改动硬件电路，开发周期短 减少PCB面积，提高系统可靠性 PLD(CPLD/FPGA)的优点： CPLD和FPGA的区别 制造工艺不同 实现功能不同 FPGA:查找表技术，SRAM工艺 CPLD：乘积项技术，Flash/EEPROM工艺 FPGA:时序逻辑电路 CPLD:组合逻辑电路 3.CPLD/FPGA基本原理 FPGA技术 ◆基于查找表的PLD的基本结构及逻辑实现原理 ◆基于乘积项的PLD的基本结构及逻辑实现原理 ◆基于乘积项的PLD的基本结构及逻辑实现原理 这种FPGA的结构可分为三块：宏单元（Macrocell）、可编程连线（PIA）和I/O控制块。宏单元是器件的基本结构，由它来实现基本的逻辑功能；可编程连线负责信号传递，连接所有的宏单元；I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。 INPUT/GCLK1，INPUT/GCLRn，INPUT/OE1，INPUT/OE2是全局时钟、清零和输出使能信号，这几个信号有专用连线与器件中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短。 FPGA技术 宏单元具体结构 与或阵列，每一个交叉点都是可编程熔丝，导通实现与逻辑 “或”阵列 可编程D触发器 FPGA技术 乘积项结构的逻辑实现原理 f=(A+B)*C*!D=A*C*!D+B*C*!D f=f1+f2= A*C*!D+B*C*!D FPGA技术 查找表（Look-Up-Table）的原理和结构 查找表LUT实质上是一个RAM，n位地址线可以配置为n×1的RAM。当用户描述了一个逻辑电路后，软件会计算所有可能的结果，并写入RAM。每一个信号进行逻辑运算，就等于输入一个地址进行查表，找出地址对应的内容，输出结果 FPGA技术 Xilinx Spartan-II内部结构 FPGA技术 Altera的FLEX/ACEX等芯片的内部结构 FPGA技术 查找表结构的逻辑实现原理 f=(A+B)*C*!D=A*C*!D+B*C*!D FPGA技术 选择FPGA还是CPLD CPLD组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20－30多个组合逻辑输入。而FPGA的一个LUT只能处理4输入的组合逻辑，因此，CPLD适合用于设计译码等复杂组合逻辑。 但FPGA的制造工艺确定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都是几千上万，CPLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于CPLD。 FPGA技术 4.FPGA的设计方法 FPGA的常用设计方法包括“自顶向下”和“自下而上”,目前大规模FPGA设计一般选择“自顶向下”的设计方法。 所谓“自顶向下”设计方法, 简单地说,就是采用可完全独立于芯片厂商及其产品结构的描述语言,在功能级对设计产品进行定义, 并结合功能仿真技术,以确保设计的正确性,在功能定义完成后,利用逻辑综合技术,把功能描述转换成某一具体结构芯片的网表文件,输出给厂商的布局布线器进行布局布线。布局布线结果还可反标回同一仿真器, 进行包括功能和