基于FPGA_时分复用数字基带通信系统的设计.docVIP

------------------------------------------------------------------------------------------------ —————————————————————————————————————— 基于FPGA_时分复用数字基带通信系统的设计 第14卷　第2期 2003年6月 　广西工学院学报 　　Vol114　No12 　JOURNALOFGUANGXIUNIVERSITYOFTECHNOLOGY June1 2003 文章编号　100426410(2003)0220034204 基于FPGA时分复用数字基带通信系统的设计 劳有兰,陈　锦 (广西工学院电子信息与控制工程系,广西柳州　545006) 摘　要:介绍了一个基于美国ALTERA公司FPGA芯片EPF10K10LC84开发的时分复用数字基带通信系统。该系统设计采用EDA技术及自顶而下的设计思路,将时分复用主要硬件功能通过编程方式制作在两片FPGA芯片上。该系统结构简单,成本低,性能稳定,抗干扰能力强 关　键　词:EDA;VHDL;时分复用;通信系统 中图分类号:TP277 　文献标识:A 1　引　言 　　时分复用(TDMA)数字基带通信系统广泛应用于各种数字通信场合,以实现信道的复用,有效地传送数字信息。对于TDMA系统的设计,工程上已有许多现成的电路及芯片可采用,其设计关键包括位同步信号,帧同步信号的产生、码型变换及反变换、防抖动等等[1]。在电子设计技术领域,大规模可编程逻辑器件CPLD??FPGA的广泛应用,为数字系统的设计带来极大的灵活性。由于该器件可以通过软件编程而对其硬件的结构和工作方式进行重构,使得硬件的设计可以如同软件设计那样方便快捷。正是基于这样优越的EDA技术背景,本文采用VHDL语言,成功地对时分复用数字基带通信系统的主要关键硬件电路信号变换、位同步和帧同步信号、信号终端进行了逻辑描述,并通过EDA软件MAXPLUS??及开发工具GW48成功地将系统的硬件编程代码下载到用于发送和接收的两片FPGA芯片上。由于高度集成化,使得本系统整体性及可靠性大大提高,系统抗干扰能力也大大增强。 2　系统功能、结构及工作原理 　　本系统由发送端、传送信道及接收端构成。系统框图见图1 。 图1　系统组成原理框图 S-OUT—时分复用信号,BS-OUT—位同步信号,FS-OUT—帧同步信号 收稿日期:2031203221 作者简介:劳有兰(19662),女,广西灵山县??,广西工学院实验师。 ? 1995-2005 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved. 第2期 　　劳有兰等:基于FPGA 时分复用数字基带通信系统的设计35　　发送系统由码型生成器、频率发生器、输入数据显示等部分构成。其中码型生成器已通过编程方式开发在1片EPF10K10LC84芯片上。按实际设计要求系统输入信号一帧中有24个时序,其中八个时序为帧同步码,16个时序为数字信息码。系统帧结构见图2[2] 。 图2　帧结构 　　接收系统由位同步单元、帧同步单元、终端单元及输出数据显示单元构成,其中位同步单元、帧同步单元和终端单元也是通过编程方式开发在另一片EPF10K10LC84芯片上。同时为了便于观测及调试,系统设置了信号源测试点S_OUT,位同步测试点BS_OUT,帧同步测试点FS_OUT,各测试点能测试到相应的信号。 　　系统硬件原理图见图3。芯片EPF10K10LC84包括84个可用I??O口,可集成度为12000个逻辑门,采用+5V单电源[3]。在发送端,其逻辑功能包括:(1)接受来自信号输入的信息,预设置所传输的信号和信号所伴随的标志;(2)对输入的频率进行分频;(3)把按键输入的并行信号转换成串行输出信号S_OUT。在接收端,EPF10K10LC84芯片功能包括:(1)位同步信号产生;(2)帧同步信号产生;(3)数字终端功能。它接收来自信道的S_OUT信号,并把时分复用的两路数据信号分离出来 。 图3　系统主要硬件原理图 3　软件设计 　　系统软件用VHDL语言编制,它完成库定义端口、说明信号定义及各功能模块逻辑功能的描述。在硬件设计的电路级、逻辑门级、寄存器级以及系统级都可以用行为模型描述,按结构分解的方式可以把硬件设计一直分解到电路级,分解得