PCB设计过程中的电磁兼容.ppt

2005 CITY SEMINARS BEI JING JONES CO.,LTD. 数字周期梯形波信号的频谱图 数字周期梯形波信号的频谱图（仿真） 导线的频率特性 电阻的频率特性 电容的频率特性 电感的频率特性 微带线 微带线的特性 带状线 带状线的特性 单层板设计 双层板设计 四层板设计 六层板设计 八层板设计 印制板地与机架地的连接 不同频率所对应波长的计算 镜像平面上的射频电流回路 分割后镜像平面的射频电流回路 降低印制线条电感 退耦电容的计算 电容的自谐振频率 表贴电容与插装电容的自谐振频率 电容并联的频率响应 电容族的典型应用及工作频率范围 电源平面和接地平面间耦合电容 电源和接地平面的退耦电容的频率特性 分立式退耦电容的频率特性 分立退耦电容与电源-地平面同时作用 分立退耦电容的PCB走线 分立退耦电容的PCB走线 PCB走线各种常见对象的电感值 降低退耦电容ESL的PCB走线 优化布线后各类退耦电容的ESL 退耦电容优化布线的依据 储能电容在PCB板上的放置规则 影响PCB线条阻抗的因素 微带线参数 微带线阻抗的计算 微带线自身电容的计算 微带线上信号传输延时的计算 单带状线参数 单带状线阻抗的计算 单带状线自身电容的计算 单带状线上信号传输延时的计算 电气长的线条定义 无需端接的最大布线长度 最大无端接线长VS边沿速率 有关时钟线的布线规则 有关时钟线跨越镜像层问题 较差的时钟信号布线拓扑 较好的时钟信号布线拓扑（电气短） 较好的时钟信号布线拓扑（电气长） 高速信号应避免T型走线 高速信号跨越镜像平面沟槽的处理 串扰产生机理 容性耦合产生的串扰 感性耦合产生的串扰 阻性耦合产生的串扰 阻性耦合产生的串扰实例（示意图） 微带线串扰的估算 高度不同的两条微带线串扰的估算 两条微带线串扰的FDTD仿真 防止串扰的设计方法（1） 防止串扰的设计方法（2） 印制线的电场分布（FDTD仿真） 3W规则 3W规则（有过孔的情况） 3W规则（有差分对线条的情况） 3W规则的应用对象 比3W规则更严酷的规则 20H规则 串联端接 并联端接 戴维宁网络端接 RC端接 二极管端接 各种端接对电源需求的对比 磁珠的选择 49MHz时钟信号的EMC Scanner测试图 本讲义辅助教材 推荐书籍 PCB布线前后电磁干扰仿真工具 Apsim EMI 电磁辐射及热辐射扫描仪 PCB辐射测试图像 EMC Scanner 正确端接时钟信号后辐射明显降低 DC/DC模块在电源平面上的开关噪声 电磁兼容性的印制电路板设计(原书第2版） Printed Circuit Board Design Techniques For EMC Compliance（Second Edition） （美）Mark I. Montrose 著 吕英华 于学萍 张金玲 等译 机械工业出版社 串 扰 容性耦合 感性耦合 阻性耦合 串扰产生的机理有三类 图中Vb为容性后向串扰，Vf为容性前向串扰 源端 负载端 近端 远端 噪声线 被干扰线 Vb Vf 图中Vb为感性后向串扰，Vf为感性前向串扰 源端 负载端 近端 远端 噪声线 被干扰线 Vb Vf 源端 负载端 噪声线 被干扰线 D H 串扰= = K 1+（ ） H D 2 KH2 H2+D2 式中K与信号上升沿时间和干扰印制线的长度。 D H2 串扰= 1 1+（ ） D H1×H2 2 式中D是两条埋入式微带线的中心距离。 H1 100MHz干扰信号及串扰在0.3388ns的分布图，线宽8mil，间距16mil，高度8mil 将器件的逻辑系列按功能分类，严格控制总线结构 布局阶段减小元器件的物理间距 减小平行布线的线长 器件位置远离I/O互连线及其它对耦合敏感的电路区域 对控制阻抗的印制线或富含谐波能量的印制线进行终端处理 印制线间保持足够的间距以减小感性耦合 防止串扰的设计方法有 相邻布线层采用正交布线，减小容性耦合 减小信号层到参考地距离 降低线条信号驱动电平和线条阻抗 用实心的平面结构隔离必须同向的布线层 在层叠分配中将高噪声发射器（时钟、I/O、高速互连线）分割或隔离在不同的布线层 在特殊的传输线上加具有频带限制功能的滤波器以清除耦合 防止串扰的设计方法有 印制线宽度8mil，高度8mil，有效介电常数取4.4，在0.1694ns时单条微带线时在过原点的x-y平面上Ey分布的1000条等值线图 。 W W W W W W 3W规则：两条印制线中心间距大于印制线宽度W的3倍。 ?3W 70%磁通边界 W W W W W W 如果两